以一种混合的设计流程克服层次化设计的局限(二)

与传统层次化设计流程相似，混合层次化流程要求每个模块和伪模块均分别时序收敛。然后设计者将模块和伪模块整合到顶层设计中(图3为混合设计的三个模块)。这种整合包括网表的生成、伪模块布置整合、顶层约束调整，以及模块布局和时序模型整合。

在网表生成过程中，设计者将已优化伪模块的网表与胶合逻辑模块网表组合起来。同样，设计者应为伪模块中实现(instance)的名称添加前缀，以符合顶层逻辑层次。

在伪模块布局整合中，设计者需要根据顶层平面布局中伪模块的位置来调整伪模块中已优化单元的布置坐标。一个简单的脚本可以通过增量值改变XY的布置。这样的调整是必要的，因为在伪模块优化中，伪模块的相对原点(0,0)以单元布局位置为参考的。因此，在顶层布局中该相对原点必须转换为伪模块的绝对原点。

在顶层约束调整中，设计者需要将参考模块内部单元或针脚的路径约束转换为参考模块I/O针脚的约束。这样的调整是必要的，因为顶层中模块是黑匣子，所以仅能通过其I/O针脚对其进行引用。在不同的路径约束通过相同的模块I/O针脚的情况下，需要对约束进行进一步的调整，以通过在路径中增加更多的约束点来区别路径。可以通过将顶层时序约束加到所有单元名称上来完成此项任务，Synopsys专业化服务的物理编译器最擅长这一工作。接下来，应取消所有模块内部路径约束，因为模块已经实现了时序收敛。

顶层优化

尽管单独模块和伪模块的时序收敛大大减少了顶层时序和设计规则的违例，但为修正胶合逻辑模块和穿越模块及伪模块的全局路径中的各种违例，还必须进一步优化集成的顶层设计。对这种顶层优化，二次优化的方法效果非常好。

在第一次优化过程中，设计者固定伪模块中单元的布局，并且关闭伪模块内部路径上的时序检查功能，因此在顶层设计优化过程中进行布局优化和违例更正时将不用考虑伪模块。不过，伪模块单元和I/O路径在顶层设计优化中仍然是可见的。通过这种办法，设计者可以极大地提高顶层设计优化的效率。为了进一步加速顶层优化，他们也可以关闭扫描