CMOS 图像传感器用像素级双采样存储技术
发布时间:2008/5/28 0:00:00 访问次数:492
裴志军,国澄明,姚素英,赵毅强
摘要:多次曝光技术是扩展cmosaps图像传感器动态范围较为有效的方法,但多于两次的曝光,信号处理复杂,使传感器的帧频受到限制,而像素级双采样存储技术将两次曝光采样及图像组合处理在像素内实现,在获得高动态范围的同时,可有效提高图像实时处理的速度,并且可以工作于高速同步曝光模式。
关键词:互补金属氧化物半导体;图像传感器;动态范围;双采样存储
1前言
近些年来,随着cmos技术的飞速发展,以及持续增加的应用需求,cmos图像传感器技术得以迅速发展。cmos图像传感器具有高度集成化、功耗低、单一工作电压、局部像素可编程随机读取等优点。但随着应用的需要,cmos图像传感器的动态范围有待进一步提高,如典型的cmosaps(activepixelsensor)图像传感器动态范围为65～75db,难于满足更宽照度范围摄像场景要求。一般来说,具有较高动态范围的传感器可以探测更宽的场景照度范围,从而可以产生更多细节的图像,可以说,动态范围在一定意义上,决定着cmos图像传感器的质量。cmosaps图像传感器动态范围的扩展可采用各种方法,其中多次曝光技术是一种较为有效的方法,其在获得高动态范围的同时,有较高的信噪比snr。采用多次曝光方法,一幅场景以不同的曝光时间被摄像几次,所捕获图像用于组合成更高动态范围的图像,曝光次数愈多,信号变化范围愈均匀,但多于两次的曝光,一般需要在片上或片外存储器支持,信号处理复杂,使传感器的帧频受到限制,如果在像素内应用两次曝光采样存储的方法,可在扩展动态范围基础上,适合于高速应用场合。
2像素级采样存储技术的工作原理
为了扩展cmos图像传感器的动态范围,可应用两次曝光方法,即一幅场景用长积分时间曝光和短积分时间曝光摄像两次,两幅图像组合成一幅高动态范围的图像。从理论上说,短的积分时间图像捕获了场景高照度区域,长积分时间图像在足够的积分时间后,捕获了场景低照度区域,若短曝光时间为tint2和长曝光时间为tint1,则传感器的动态范围增强因子drf为:其中,qmax是传感器的最大阱容,a=tint1/tint2,id是暗电流。可见,当暗电流较小时,动态范围增强因子为a,同时理论分析表明双采样技术也可获得较高信噪比snr。在cmosaps图像传感器中,采用传统的pd(photodiode)aps像素结构,应用两次曝光方法,采用两个并行列信号处理路径实现双采样,可以同时读出两幅图像,虽然可获得宽动态范围的图像,但图像组合处理在片外执行,使得图像的实时处理速度受到一定的限制,难于满足高速应用场合的要求。
为了能够在扩展动态范围同时,且适合于高速应用场合,一种可行的方法是应用像素级采样存储技术,将曝光采样及图像组合处理在像素内实现,这样可有效提高图像的实时处理速度。为此,人们对像素级的采样存储技术进行了广泛的研究,几种可能的像素单元结构如图1所示。图1(a)中,采样保持电路中只采用mos开关,这种结构虽然可获得较小的面积,但读出数据时,与cmospps(passivepixelsensor)像素结构类似,容易受噪声的干扰,因而snr较差,并且读取一次数据后,像素内存储器c1上数据信息被毁坏,而实际应用中往往希望能够对像素数据多次读取,这需要存储电容上的电压值在读取期间保持不变,因此这种结构难于获得可接受的效果。
图1像素级的采样存储技术:(a)只用mos开关;(b)采用单级缓冲器;(c)采用两级缓冲器
为了改善读出噪声,并且适合于多次读取的应用,可在存储电容c1和读出选通开关之间增加缓冲器a2,如图1(b)所示,缓冲器一般采用简单的源极跟随器配置结构,和典型的cmosaps像素结构相似,这可以有效改善像素的性能,但增加了像素面积。所报道的应用像素存储技术的cmos图像传感器大多采用了这种结构,在这种结构中,在对光敏二极管上像素信息采样期间,二极管中光生电荷与存储电容c1共享,当采样开关打开时,由于mos开关的非理想特性,导致电荷注入效应,引起采样误差,为了减小这种效应,在像素设计时,需要使光电二极管电容与存储电容的比值最佳化,通常使两者近似相等。为了提高光生电荷的收集效率,改善snr,一般光敏二极管有较大的电容,这使得存储电容也应当具有差不多同样的量值,而源极跟随器a2栅极节点处的寄生电容相对较小,难于满足存储电容的需要,所以通常采用cmos工艺中可行的具有良好性能的mos电容来增加存储电容,由于版图设计规则的要求,使像素面积有较大的增加。
为了实现像素级的双采样和图像组合处理,可采用图1(b)类似的像素结构,首先进行长时间积分曝光,采样时,长积分时间的光生电荷在光敏二极管电容与存储电容间共享,然后进行短积分时间曝光,使长短两次积分时间曝光的光生电荷在光敏二极管内直接组合,从而获得动态范围的改善。在这种像素结构中曝光模式采用了传统的滚动曝光,而在一些工业和科学应
关键词:互补金属氧化物半导体;图像传感器;动态范围;双采样存储
1前言
近些年来,随着cmos技术的飞速发展,以及持续增加的应用需求,cmos图像传感器技术得以迅速发展。cmos图像传感器具有高度集成化、功耗低、单一工作电压、局部像素可编程随机读取等优点。但随着应用的需要,cmos图像传感器的动态范围有待进一步提高,如典型的cmosaps(activepixelsensor)图像传感器动态范围为65～75db,难于满足更宽照度范围摄像场景要求。一般来说,具有较高动态范围的传感器可以探测更宽的场景照度范围,从而可以产生更多细节的图像,可以说,动态范围在一定意义上,决定着cmos图像传感器的质量。cmosaps图像传感器动态范围的扩展可采用各种方法,其中多次曝光技术是一种较为有效的方法,其在获得高动态范围的同时,有较高的信噪比snr。采用多次曝光方法,一幅场景以不同的曝光时间被摄像几次,所捕获图像用于组合成更高动态范围的图像,曝光次数愈多,信号变化范围愈均匀,但多于两次的曝光,一般需要在片上或片外存储器支持,信号处理复杂,使传感器的帧频受到限制,如果在像素内应用两次曝光采样存储的方法,可在扩展动态范围基础上,适合于高速应用场合。
2像素级采样存储技术的工作原理
为了扩展cmos图像传感器的动态范围,可应用两次曝光方法,即一幅场景用长积分时间曝光和短积分时间曝光摄像两次,两幅图像组合成一幅高动态范围的图像。从理论上说,短的积分时间图像捕获了场景高照度区域,长积分时间图像在足够的积分时间后,捕获了场景低照度区域,若短曝光时间为tint2和长曝光时间为tint1,则传感器的动态范围增强因子drf为:其中,qmax是传感器的最大阱容,a=tint1/tint2,id是暗电流。可见,当暗电流较小时,动态范围增强因子为a,同时理论分析表明双采样技术也可获得较高信噪比snr。在cmosaps图像传感器中,采用传统的pd(photodiode)aps像素结构,应用两次曝光方法,采用两个并行列信号处理路径实现双采样,可以同时读出两幅图像,虽然可获得宽动态范围的图像,但图像组合处理在片外执行,使得图像的实时处理速度受到一定的限制,难于满足高速应用场合的要求。
为了能够在扩展动态范围同时,且适合于高速应用场合,一种可行的方法是应用像素级采样存储技术,将曝光采样及图像组合处理在像素内实现,这样可有效提高图像的实时处理速度。为此,人们对像素级的采样存储技术进行了广泛的研究,几种可能的像素单元结构如图1所示。图1(a)中,采样保持电路中只采用mos开关,这种结构虽然可获得较小的面积,但读出数据时,与cmospps(passivepixelsensor)像素结构类似,容易受噪声的干扰,因而snr较差,并且读取一次数据后,像素内存储器c1上数据信息被毁坏,而实际应用中往往希望能够对像素数据多次读取,这需要存储电容上的电压值在读取期间保持不变,因此这种结构难于获得可接受的效果。
图1像素级的采样存储技术:(a)只用mos开关;(b)采用单级缓冲器;(c)采用两级缓冲器
为了改善读出噪声,并且适合于多次读取的应用,可在存储电容c1和读出选通开关之间增加缓冲器a2,如图1(b)所示,缓冲器一般采用简单的源极跟随器配置结构,和典型的cmosaps像素结构相似,这可以有效改善像素的性能,但增加了像素面积。所报道的应用像素存储技术的cmos图像传感器大多采用了这种结构,在这种结构中,在对光敏二极管上像素信息采样期间,二极管中光生电荷与存储电容c1共享,当采样开关打开时,由于mos开关的非理想特性,导致电荷注入效应,引起采样误差,为了减小这种效应,在像素设计时,需要使光电二极管电容与存储电容的比值最佳化,通常使两者近似相等。为了提高光生电荷的收集效率,改善snr,一般光敏二极管有较大的电容,这使得存储电容也应当具有差不多同样的量值,而源极跟随器a2栅极节点处的寄生电容相对较小,难于满足存储电容的需要,所以通常采用cmos工艺中可行的具有良好性能的mos电容来增加存储电容,由于版图设计规则的要求,使像素面积有较大的增加。
为了实现像素级的双采样和图像组合处理,可采用图1(b)类似的像素结构,首先进行长时间积分曝光,采样时,长积分时间的光生电荷在光敏二极管电容与存储电容间共享,然后进行短积分时间曝光,使长短两次积分时间曝光的光生电荷在光敏二极管内直接组合,从而获得动态范围的改善。在这种像素结构中曝光模式采用了传统的滚动曝光,而在一些工业和科学应
裴志军,国澄明,姚素英,赵毅强
摘要:多次曝光技术是扩展cmosaps图像传感器动态范围较为有效的方法,但多于两次的曝光,信号处理复杂,使传感器的帧频受到限制,而像素级双采样存储技术将两次曝光采样及图像组合处理在像素内实现,在获得高动态范围的同时,可有效提高图像实时处理的速度,并且可以工作于高速同步曝光模式。
关键词:互补金属氧化物半导体;图像传感器;动态范围;双采样存储
1前言
近些年来,随着cmos技术的飞速发展,以及持续增加的应用需求,cmos图像传感器技术得以迅速发展。cmos图像传感器具有高度集成化、功耗低、单一工作电压、局部像素可编程随机读取等优点。但随着应用的需要,cmos图像传感器的动态范围有待进一步提高,如典型的cmosaps(activepixelsensor)图像传感器动态范围为65～75db,难于满足更宽照度范围摄像场景要求。一般来说,具有较高动态范围的传感器可以探测更宽的场景照度范围,从而可以产生更多细节的图像,可以说,动态范围在一定意义上,决定着cmos图像传感器的质量。cmosaps图像传感器动态范围的扩展可采用各种方法,其中多次曝光技术是一种较为有效的方法,其在获得高动态范围的同时,有较高的信噪比snr。采用多次曝光方法,一幅场景以不同的曝光时间被摄像几次,所捕获图像用于组合成更高动态范围的图像,曝光次数愈多,信号变化范围愈均匀,但多于两次的曝光,一般需要在片上或片外存储器支持,信号处理复杂,使传感器的帧频受到限制,如果在像素内应用两次曝光采样存储的方法,可在扩展动态范围基础上,适合于高速应用场合。
2像素级采样存储技术的工作原理
为了扩展cmos图像传感器的动态范围,可应用两次曝光方法,即一幅场景用长积分时间曝光和短积分时间曝光摄像两次,两幅图像组合成一幅高动态范围的图像。从理论上说,短的积分时间图像捕获了场景高照度区域,长积分时间图像在足够的积分时间后,捕获了场景低照度区域,若短曝光时间为tint2和长曝光时间为tint1,则传感器的动态范围增强因子drf为:其中,qmax是传感器的最大阱容,a=tint1/tint2,id是暗电流。可见,当暗电流较小时,动态范围增强因子为a,同时理论分析表明双采样技术也可获得较高信噪比snr。在cmosaps图像传感器中,采用传统的pd(photodiode)aps像素结构,应用两次曝光方法,采用两个并行列信号处理路径实现双采样,可以同时读出两幅图像,虽然可获得宽动态范围的图像,但图像组合处理在片外执行,使得图像的实时处理速度受到一定的限制,难于满足高速应用场合的要求。
为了能够在扩展动态范围同时,且适合于高速应用场合,一种可行的方法是应用像素级采样存储技术,将曝光采样及图像组合处理在像素内实现,这样可有效提高图像的实时处理速度。为此,人们对像素级的采样存储技术进行了广泛的研究,几种可能的像素单元结构如图1所示。图1(a)中,采样保持电路中只采用mos开关,这种结构虽然可获得较小的面积,但读出数据时,与cmospps(passivepixelsensor)像素结构类似,容易受噪声的干扰,因而snr较差,并且读取一次数据后,像素内存储器c1上数据信息被毁坏,而实际应用中往往希望能够对像素数据多次读取,这需要存储电容上的电压值在读取期间保持不变,因此这种结构难于获得可接受的效果。
图1像素级的采样存储技术:(a)只用mos开关;(b)采用单级缓冲器;(c)采用两级缓冲器
为了改善读出噪声,并且适合于多次读取的应用,可在存储电容c1和读出选通开关之间增加缓冲器a2,如图1(b)所示,缓冲器一般采用简单的源极跟随器配置结构,和典型的cmosaps像素结构相似,这可以有效改善像素的性能,但增加了像素面积。所报道的应用像素存储技术的cmos图像传感器大多采用了这种结构,在这种结构中,在对光敏二极管上像素信息采样期间,二极管中光生电荷与存储电容c1共享,当采样开关打开时,由于mos开关的非理想特性,导致电荷注入效应,引起采样误差,为了减小这种效应,在像素设计时,需要使光电二极管电容与存储电容的比值最佳化,通常使两者近似相等。为了提高光生电荷的收集效率,改善snr,一般光敏二极管有较大的电容,这使得存储电容也应当具有差不多同样的量值,而源极跟随器a2栅极节点处的寄生电容相对较小,难于满足存储电容的需要,所以通常采用cmos工艺中可行的具有良好性能的mos电容来增加存储电容,由于版图设计规则的要求,使像素面积有较大的增加。
为了实现像素级的双采样和图像组合处理,可采用图1(b)类似的像素结构,首先进行长时间积分曝光,采样时,长积分时间的光生电荷在光敏二极管电容与存储电容间共享,然后进行短积分时间曝光,使长短两次积分时间曝光的光生电荷在光敏二极管内直接组合,从而获得动态范围的改善。在这种像素结构中曝光模式采用了传统的滚动曝光,而在一些工业和科学应
关键词:互补金属氧化物半导体;图像传感器;动态范围;双采样存储
1前言
近些年来,随着cmos技术的飞速发展,以及持续增加的应用需求,cmos图像传感器技术得以迅速发展。cmos图像传感器具有高度集成化、功耗低、单一工作电压、局部像素可编程随机读取等优点。但随着应用的需要,cmos图像传感器的动态范围有待进一步提高,如典型的cmosaps(activepixelsensor)图像传感器动态范围为65～75db,难于满足更宽照度范围摄像场景要求。一般来说,具有较高动态范围的传感器可以探测更宽的场景照度范围,从而可以产生更多细节的图像,可以说,动态范围在一定意义上,决定着cmos图像传感器的质量。cmosaps图像传感器动态范围的扩展可采用各种方法,其中多次曝光技术是一种较为有效的方法,其在获得高动态范围的同时,有较高的信噪比snr。采用多次曝光方法,一幅场景以不同的曝光时间被摄像几次,所捕获图像用于组合成更高动态范围的图像,曝光次数愈多,信号变化范围愈均匀,但多于两次的曝光,一般需要在片上或片外存储器支持,信号处理复杂,使传感器的帧频受到限制,如果在像素内应用两次曝光采样存储的方法,可在扩展动态范围基础上,适合于高速应用场合。
2像素级采样存储技术的工作原理
为了扩展cmos图像传感器的动态范围,可应用两次曝光方法,即一幅场景用长积分时间曝光和短积分时间曝光摄像两次,两幅图像组合成一幅高动态范围的图像。从理论上说,短的积分时间图像捕获了场景高照度区域,长积分时间图像在足够的积分时间后,捕获了场景低照度区域,若短曝光时间为tint2和长曝光时间为tint1,则传感器的动态范围增强因子drf为:其中,qmax是传感器的最大阱容,a=tint1/tint2,id是暗电流。可见,当暗电流较小时,动态范围增强因子为a,同时理论分析表明双采样技术也可获得较高信噪比snr。在cmosaps图像传感器中,采用传统的pd(photodiode)aps像素结构,应用两次曝光方法,采用两个并行列信号处理路径实现双采样,可以同时读出两幅图像,虽然可获得宽动态范围的图像,但图像组合处理在片外执行,使得图像的实时处理速度受到一定的限制,难于满足高速应用场合的要求。
为了能够在扩展动态范围同时,且适合于高速应用场合,一种可行的方法是应用像素级采样存储技术,将曝光采样及图像组合处理在像素内实现,这样可有效提高图像的实时处理速度。为此,人们对像素级的采样存储技术进行了广泛的研究,几种可能的像素单元结构如图1所示。图1(a)中,采样保持电路中只采用mos开关,这种结构虽然可获得较小的面积,但读出数据时,与cmospps(passivepixelsensor)像素结构类似,容易受噪声的干扰,因而snr较差,并且读取一次数据后,像素内存储器c1上数据信息被毁坏,而实际应用中往往希望能够对像素数据多次读取,这需要存储电容上的电压值在读取期间保持不变,因此这种结构难于获得可接受的效果。
图1像素级的采样存储技术:(a)只用mos开关;(b)采用单级缓冲器;(c)采用两级缓冲器
为了改善读出噪声,并且适合于多次读取的应用,可在存储电容c1和读出选通开关之间增加缓冲器a2,如图1(b)所示,缓冲器一般采用简单的源极跟随器配置结构,和典型的cmosaps像素结构相似,这可以有效改善像素的性能,但增加了像素面积。所报道的应用像素存储技术的cmos图像传感器大多采用了这种结构,在这种结构中,在对光敏二极管上像素信息采样期间,二极管中光生电荷与存储电容c1共享,当采样开关打开时,由于mos开关的非理想特性,导致电荷注入效应,引起采样误差,为了减小这种效应,在像素设计时,需要使光电二极管电容与存储电容的比值最佳化,通常使两者近似相等。为了提高光生电荷的收集效率,改善snr,一般光敏二极管有较大的电容,这使得存储电容也应当具有差不多同样的量值,而源极跟随器a2栅极节点处的寄生电容相对较小,难于满足存储电容的需要,所以通常采用cmos工艺中可行的具有良好性能的mos电容来增加存储电容,由于版图设计规则的要求,使像素面积有较大的增加。
为了实现像素级的双采样和图像组合处理,可采用图1(b)类似的像素结构,首先进行长时间积分曝光,采样时,长积分时间的光生电荷在光敏二极管电容与存储电容间共享,然后进行短积分时间曝光,使长短两次积分时间曝光的光生电荷在光敏二极管内直接组合,从而获得动态范围的改善。在这种像素结构中曝光模式采用了传统的滚动曝光,而在一些工业和科学应
相关技术资料- 5-24全球首台1000nits激光电视探索X1 Ultra详解
- 5-24 新品4MP 图像传感器 —SC4336H
- 5-24ToF传感器工作原理及应用知识介绍
- 5-24表面贴装技术(SMT)TLSM系列特点和优势
- 5-24全新 OPPO Find X9 系列参数
- 5-24首项预测性维护国际标准正式发布
- 5-23TLC（Triple Level Cell）4D NAND闪存应用
- 5-23视频生成模型Veo 3+ Flow应用参数设计
- 5-23扩散语言模型Gemini Diffusion解读
- 5-23氮化炮（GAN）智能功率模块（IPMS）探究
- 5-23集成照片传感器和被动过滤器系列详解
- 5-2318输出网络同步器与JESD204B/C产品详情
- 相关IC型号
公网安备44030402000607
