1　引　言
　　
　　可编程逻辑器件（pld）是当今国际上流行的新一代数字系统逻辑器件。它主要是一种“与－或”两级式结构器件，除了具有高速度、高集成度性能之外，其最大的特点就是用户可定义其逻辑功能。因此pld能够适应各种需求，大大简化系统设计，缩小系统规模，提高系统可靠性，受到广大工程技术人员的青睐。
　　
　　可编程逻辑器件种类繁多，性能各异，主要有以下几种基本类型：可编程只读存储器（prom），现场可编程逻辑阵列（fpla），编程阵列逻辑（pal），通用阵列逻辑（gal）。通用阵列逻辑gal（generic arraylogic）是新一代的可编程逻辑器件，是采用先进的e2cmos工艺制造的大规模集成电路，是新产品设计的理想器件。用户可将设计的逻辑电路通过ibm－pc机对gal芯片编程。编程过程可分为三步：（1）根据设计要求写出与或逻辑表达式的布尔方程；（2）利用编译器，由计算机辅助编程，得到阵列的熔丝图，并验证其正确性；（3）由于gal的立即电可擦性，把编译器的输出送入编程器。编程器便按已确定的熔丝图将新的内部结构信息存储起来。这种编程方法简单易行。

2　系统组成与系统设计
2．1　系统的组成

　　我们介绍的系统是一种基于两次采样的高准确度a／d转换器。它的计数容量可达两百万码，相当于六位半的a／d转换器，是目前国内所能做到的一种较高准确度的a／d 转换器。它的工作原理是对被测信号进行两次采样：第一次采样由双积分型a／d转换器把被测信号高位转换成对应的数字量n2h。第二次采样的定时积分时间要比第一次采样的定时积分时间延长m倍，并用n2h来定时接通相应的基准电压到求和积分器。定值积分时则改用小基准电压es／n来进行放电，从而获得与被测信号低位相应的读数n2l。综合两次采样结果，a／d转换器的总计数值为：mnn2h＋n2l。它的总体框图如图1所示。

　　由于系统正常工作时需要一个庞大的逻辑控制电路来完成两次采样过程，所以我们采用pld来实现硬件控制逻辑。

2．2　系统的设计
　　
　　在所有pld中，由于gal器件具有低功耗、高速度、可重复编程和输出可重组态的特点，加上它的性价比明显优于ssi／msi器件，所以被选用来完成高准确度a／d转换器的硬件逻辑控制电路。

2．2．1　硬件逻辑控制电路
　　
　　gal16v8芯片主要有五种输出配置功能。设计中采用了其寄存器型器件中的组合输出结构和寄存器型输出结构。我们采用的gal16v8芯片如图2所示。

　　它的各个管脚定义如下：
　　
　　mt1：定时积分的定时时间信号（低电平有效），th：反馈定时信号（低电平有效）， st：adc转换启动信号（正跳沿有效），sc：二次采样信号（高电平有效），input：检零信号输入（ux＞0时为0，ux＜0时为1），tx：结果计数输出（高电平有效），sg：极性输出（ux＞0时为0，ux＜0时为1），int1：中断信号（正跳沿有效），kc：放电回路控制（高电平有效）， kx：被测量接入控制（高电平有效），vrn：负基准接入控制（高电平有效），vr：正基准接入控制（高电平有效），vr－10：十分之一正基准（高电平有效），csg：释放极性输出寄存器（高电平有效），clk：时钟输入端。

2．2．2　硬件逻辑控制电路工作过程
　　
　　硬件逻辑电路工作时，a／d转换启动信号st由“0”变“1”，标志第一次采样正式开始。同时，kx变为高电平，表示接入被测量ux；mt1变为低电平，系统进入第一次采样的定时积分时间。假设ux＞0，则检零信号input为“0”。当mt1变为高电平时，第一次采样的定时积分时间结束。接入 vrn，进入第一次采样的定量积分阶段。当检零信号发生变化时，表明定量积分结束。在定量积分过程中，tx有计数结果输出，这是被测信号的高位值。中断信号int1由“1”变“0”，表示第一次采样结束，系统进入休止阶段。当st和二次采样信号sc同时产生正跳沿时，系统进入第二次采样阶段。在第二次采样过程中，逻辑控制过程与第一次采样大致相同，只是定时积分时间变为第一次采样定时积分时间的m倍，即mt1，而且在每一个t1时间内，都接通反馈定时信号 th。在定值积分阶段，改用小基准电压vr－10来进行放电。从而tx有计数结果输出，这是被测信号的低位值。至此，两次采样a／d转换结束。

2．2．3　硬件逻辑控制电路时序图
　　
　　利用可编程逻辑器件设计控制电路的关键在于正确画出逻辑电路的时序图。通过准确分析两次采样a／d转换器的逻辑电路，画出它的时序图。
　　
　　（1）被测电压为正时，gal各管脚的时序图如图3所示。

　　（2）被