位置:51电子网 » 技术资料 » EDA/PLD

Verilog HDL的real和realtime类型

发布时间:2008/5/28 0:00:00 访问次数:1611

 实数寄存器(或实数时间寄存器)使用如下方式说明:

//实数说明:
real real_reg1, real_reg2, . . ., real_regn;
//实数时间说明:
realtime realtime_reg1, realtime_reg2, . . . ,realtime_regn;
realtime与real类型完全相同。例如:
real swing, top;
realtime currtime;
real说明的变量的缺省值为0。不允许对real声明值域、位界限或字节界限。

  当将值x和z赋予real类型寄存器时,这些值作0处理。

real ramcnt;
. . .
ramcnt = 'b01x1z;
ramcnt在赋值后的值为'b01010。


 实数寄存器(或实数时间寄存器)使用如下方式说明:

//实数说明:
real real_reg1, real_reg2, . . ., real_regn;
//实数时间说明:
realtime realtime_reg1, realtime_reg2, . . . ,realtime_regn;
realtime与real类型完全相同。例如:
real swing, top;
realtime currtime;
real说明的变量的缺省值为0。不允许对real声明值域、位界限或字节界限。

  当将值x和z赋予real类型寄存器时,这些值作0处理。

real ramcnt;
. . .
ramcnt = 'b01x1z;
ramcnt在赋值后的值为'b01010。


相关IC型号

热门点击

 

推荐技术资料

声道前级设计特点
    与通常的Hi-Fi前级不同,EP9307-CRZ这台分... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!