ARM 针对芯片内通讯推出具调适性之验证IP方案
发布时间:2008/5/28 0:00:00 访问次数:492
arm于发表针对整体芯片通讯所推出的独特调适性验证ip—amba adaptive verification ip,协助开发厂商首度克服日趋复杂的验证挑战。adaptive verification ip强化现有soc的验证方法,为业界唯一能撷取与套用流量历史信息,并预测系统运作的引擎。
adaptive verification ip一改以往仅能由人工操作的验证作业,结合能够依据经验及知识研判之高品质自动化验证流程,以确保产品在既定的上市时程前完成验证。adaptive verification ip 将既有或特定之随机作业方式,与强而有力的新机制相结合,缩短整体验证时间,以增加对验证结果的掌握度,并继续改进soc的尺寸与复杂度。
arm系统设计部门总经理jonathan morris表示:“为扩展市场商机,未来精密复杂的消费性装置必须能同时执行多项应用,因此需要一个快速且有效率的芯片通讯机制。为将风险降至最低,开发业者需要一个包括芯片通讯与验证ip在内的完整工具套件,并加上一个工具架构,让他们能设定、分析并验证其复杂的soc组件。”
市场分析机构gartner资深研究分析师christian heidarson表示:“对于90纳米以上的soc设计而言,芯片内部通讯是一项严苛的挑战。芯片互连与内存控制器ip目前已经拥有约4,600万美元的市场规模,若能进一步整合至系统层级的设计工具,以让用户运用这类自动化工具,来完成芯片内各功能区块资料流传递的优化设计,那么未来五年之内将可预期四倍左右的市场成长。”
越来越多的设计流程都是从系统层级展开,因此验证流程也必须从系统层级着手。在高阶模型建构上,adaptive verification ip可作为realview soc designer之扩充工具,提供一个可以用来创造、探索,以及优化各式平台系统层级的架构,并支持现今最复杂的soc组件,来使得硬件与软件团队展开工作之前可以提早进行开发作业。
adaptive verification ip以c++语言撰写,并封装成与rtl兼容的system verilog格式。为提供详细的系统功能与效能验证机制,adaptive verification ip亦提供可授权的独立版本,其可应用在各大eda厂商的所有热门验证工具环境中。
全球eda大厂明导国际(mentor graphics)为首位确认adaptive verification ip各项功能可在其验证流程中顺利运作的成功案例。明导国际副总裁暨设计验证与测试部门总经理robert hum表示:“我们一直和arm密切合作,将新开发的调适性验证ip整合至questa及我们的先进验证流程(advanced verification methodology, avm)。我们的第二代questa验证平台,专为现今各种极复杂soc组件的验证需求量身设计。而amba则为此类soc组件的互连规格标准。这款整合式解决方案能够协助客户大幅提升验证的生产力,使系统功能与效能顺利完成目标。”
arm于发表针对整体芯片通讯所推出的独特调适性验证ip—amba adaptive verification ip,协助开发厂商首度克服日趋复杂的验证挑战。adaptive verification ip强化现有soc的验证方法,为业界唯一能撷取与套用流量历史信息,并预测系统运作的引擎。
adaptive verification ip一改以往仅能由人工操作的验证作业,结合能够依据经验及知识研判之高品质自动化验证流程,以确保产品在既定的上市时程前完成验证。adaptive verification ip 将既有或特定之随机作业方式,与强而有力的新机制相结合,缩短整体验证时间,以增加对验证结果的掌握度,并继续改进soc的尺寸与复杂度。
arm系统设计部门总经理jonathan morris表示:“为扩展市场商机,未来精密复杂的消费性装置必须能同时执行多项应用,因此需要一个快速且有效率的芯片通讯机制。为将风险降至最低,开发业者需要一个包括芯片通讯与验证ip在内的完整工具套件,并加上一个工具架构,让他们能设定、分析并验证其复杂的soc组件。”
市场分析机构gartner资深研究分析师christian heidarson表示:“对于90纳米以上的soc设计而言,芯片内部通讯是一项严苛的挑战。芯片互连与内存控制器ip目前已经拥有约4,600万美元的市场规模,若能进一步整合至系统层级的设计工具,以让用户运用这类自动化工具,来完成芯片内各功能区块资料流传递的优化设计,那么未来五年之内将可预期四倍左右的市场成长。”
越来越多的设计流程都是从系统层级展开,因此验证流程也必须从系统层级着手。在高阶模型建构上,adaptive verification ip可作为realview soc designer之扩充工具,提供一个可以用来创造、探索,以及优化各式平台系统层级的架构,并支持现今最复杂的soc组件,来使得硬件与软件团队展开工作之前可以提早进行开发作业。
adaptive verification ip以c++语言撰写,并封装成与rtl兼容的system verilog格式。为提供详细的系统功能与效能验证机制,adaptive verification ip亦提供可授权的独立版本,其可应用在各大eda厂商的所有热门验证工具环境中。
全球eda大厂明导国际(mentor graphics)为首位确认adaptive verification ip各项功能可在其验证流程中顺利运作的成功案例。明导国际副总裁暨设计验证与测试部门总经理robert hum表示:“我们一直和arm密切合作,将新开发的调适性验证ip整合至questa及我们的先进验证流程(advanced verification methodology, avm)。我们的第二代questa验证平台,专为现今各种极复杂soc组件的验证需求量身设计。而amba则为此类soc组件的互连规格标准。这款整合式解决方案能够协助客户大幅提升验证的生产力,使系统功能与效能顺利完成目标。”