模块基于FPGA+DAC的硬件结构，采用软件DDS原理方式来产生梳状谱信号。

为了降低梳状谱信号的峰均功率比，利用遗传算法对信号的各个子载波的初始相位进行了优化，计算出一组优于代数次优解的初始相位组合，将峰均功率比从次优解的4.98dB降低到了3.98dB，同时提高了梳状谱信号的子载波功率和带外杂散抑制，优化了梳状谱模块的信号质量。

模块在梳状谱信号输出范围170MHz~230 MHz，频谱间隔1MHz情况下，子载波功率为-35.5dBm，带外杂散抑制为64dBc，完全满足校准源指标要求。

通过采用数据时钟恢复技术产生一个多相位的采样时钟，并结合ADC的测试模式来确认每一个通道的采样相位，能够自动对每一个通道的延时分别进行调整，以达到对齐各通道采样相位点，保证数据正确采集的目的。

最后，基于先进CMOS工艺进行了接收器的设计、仿真、后端设计实现和流片测试，仿真和流片后的板级测试结果均表明该接收器能够对通道延迟进行自动调节以对齐采样相位，且最大的采样相位调节范围为±3bit，信噪比大于65dB，满足了设计要求和应用需求。

转换器还集成专有的乘法仿真器以及专用电路，能够在所有工况下最大限度地减少总谐波失真 (THD)，确保LED 灯具电源具有稳定的功率质量。

新转换器受益于专有的关断时间调制器，确保转换器在满负载条件下保持准固定频率运行，在轻负载和零负载时进入突发模式，从而进一步简化设计。

工程师可以用EVL400W-80PL评估板加快项目设计周期，这是一个获得CLEAResult®80PLUS Platinum Level 认证的AC/DC电源整体解决方案。