Zarlink半导体公司推出业界最小的用于SONET/SDH线路卡的数字时序芯片ZL30108.这种数字锁相环(DPLL)用于工作速率高达OC-3/STM-1的光线路卡.微细占位尺寸的器件提供了无与伦比的特性,用于在高速网络上载波级传输语音,数据和多媒体通信量.

　　ZL30108 DPLL的尺寸仅为5x5mm,可以和Zarlink的模拟PLL系列一起使用,提供高速SONET/SDH网络设备的端到端的时序和同步解决方案.例如,ZL30108和ZL30415模拟PLL为OC-12/STM-4线路卡提供了容易实现的紧凑的解决方案.

　　ZL30108时序芯片包括了抖动滤波和无冲击基准开关,当和模拟PLL一起用时提供最佳的性能,满足OC-3/STM-1的规范.同类竞争产品不提供这些混合性能和特性,也没有它那样小的尺寸.

　　ZL30108 DPLL提供了高性能的线路卡同步,它的性能超过所有的OC-3/STM-1的指标,整体的特性包括基准监视,基准开关,自动延期,抖动滤波和整形.

　　器件采用两个输入基准,同步到8 kHz, 2 kHz, 1.544 MHz, 2.048 MHz, 8.192 MHz, 16.384 MHz,或19.44 MHz的基准输入频率.每个输入连续监视,用来提高频率精度和脉冲质量.ZL30108芯片使设计者能采用便宜的20ppm或32ppm晶体来监视基准.

　　当在基准时钟检测到问题时,器件的基准开关功能使系统能在时序基准中切换,以避免服务中断.如果网络同步源暂时丢失,ZL30108数字PLL能自动切换到延期模式,并根据从过去的基准信号收集到的数据产生输出时钟.DPLL提供频率精度达到0.01ppm的极好延迟性能.

　　ZL30108的时钟输出为19.44MHz(SONET/SDH),抖动性能优于24psRMS,提供比OC-3/STM-1标准有很大富余量的抖动性能.器件还能产生8KHz帧脉冲和2KHz多帧脉冲,固有的抖动小于0.5nsp-p.

　　随着网络架构的复杂程度和高速发送系统的日益增长,设计者必须采用数字PLL和模拟PLL两者结合,以提供优异的满足载波级设备要求的时序功能和性能.

　　典型DPLL能对所有频率产生宽带相位噪音,增加了对相邻模拟PLL的滤波要求,降低整个抖动性能.Zarlink的创新抖动整形技术大大地滤去了低频相位噪音,使设计者集中在模拟PLL对于核的影响-消除高频相位噪音.采用这种专利技术,ZL30108 DPLL的抖动能被整形,因而产生更低的抖动或很容易被Zarlink的模拟PLL滤去,以用于更高的频率.

　　ZL30108 DPLL产生敌抖动输出时钟,满足用于OC-3的Telcordia GR-253-CORE抖动标准以及ITU-T G.813 STM-1标准兼容.

　　ZL30108是5x5mm 32引脚QFN封装.现已批量生产.1K量的单价为$12.50.下图为产品外形图.详情请上网:www.zarlink.com