内部集成的关键功能包括：由低RDSon N沟道功率MOSFET配置成H全桥的完备驱动级电路，为驱动电机绕组提供高达1.2A RMS @ 5-46V驱动；SPI接口用于系统配置和诊断；方向步进控制接口。

DRAM 内存单元必需刷新，避免丢失数据内容。这要求丢失电荷前刷新电容器。刷新内存由内存控制器负责，刷新时间指标因不同DRAM内存而不同。内存控制器对行地址进行仅RAS循环，进行刷新。在仅RAS循环结束时，进行预充电操作，恢复仅RAS循环中寻址的行数据。内存控制器有一个行计数器，其顺序生成仅RAS刷新周期所需的所有行地址。

标准包装：100类别：电容器家庭：薄膜电容器系列：ECQ-V包装：散装电容：0.39μF容差：±5%额定电压 - AC：-额定电压 - DC：100V介电材料：聚酯，金属化 - 层叠式ESR（等效串联电阻）：-工作温度：-40°C ~ 105°C安装类型：通孔封装/外壳：径向大小/尺寸：0.402" 长 x 0.217" 宽（10.20mm x 5.50mm）高度 - 安装（最大值）：0.591"（15.00mm）端接：PC 引脚引线间距：0.197"（5.00mm）应用：通用特性：-其它名称：ECQV1394JMW

在ADC进行转换的过程中，采样保持电路进入保持阶段。通常采样保持电路是靠电容来进行电压保持的，由于电容和采样开关中漏电流以及保持电路中偏置电流的影响，使保持的模拟电压随时间的延续而有所下降(或上升)，其下降的速率就是采样保持电路的顶级率。

顶级率过大就会影响转换精度。顶级率和捕获时间不但与采样保持电路有关，而且还与外接的保持电容有关，增大电容时，可以减小顶级率，但捕获时间将增大，因此需要全面考虑。对于模拟输入电压变化缓慢的系统，可以不使用采样保持电路，一般模拟输入电压变化不超过1/2LSB时，就可不用。

(素材来源：eccn和ttic.如涉版权请联系删除。特别感谢）