通用时统接收处理模块的多路时统接收电路
发布时间:2020/8/1 0:00:04 访问次数:2100
产品属性 属性值 搜索类似
制造商: Analog Devices Inc.
产品种类: 精密放大器
RoHS: 详细信息
系列: AD8551
通道数量: 1 Channel
GBP-增益带宽产品: 1.5 MHz
SR - 转换速率 : 0.4 V/us
CMRR - 共模抑制比: 140 dB
每个通道的输出电流: 30 mA
Ib - 输入偏流: 50 pA
Vos - 输入偏置电压 : 1 uV
电源电压-最大: 5 V
电源电压-最小: 2.7 V
工作电源电流: 1 mA
最小工作温度: - 40 C
最大工作温度: + 125 C
安装风格: SMD/SMT
封装 / 箱体: SOIC-8
封装: Tube
高度: 1.5 mm
长度: 5 mm
产品: Precision Amplifiers
类型: Zero Drift Amplifier
宽度: 4 mm
商标: Analog Devices
输入电压范围—最大: 5 V
工作电源电压: 2.7 V to 5 V
产品类型: Precision Amplifiers
PSRR - 电源抑制比: 130 dB
工厂包装数量: 98
子类别: Amplifier ICs
电压增益 dB: 145 dB
单位重量: 540 mg
大规模可编程逻辑器件(FPGA)的出现,为解决计算机系统抗干扰问题开辟了新的途径,运用FPGA实现数字信号的滤波是一种高效可靠的方法,解决了传统的应用系统中,滤波部分要占用较多的软件资源和硬件资源的问题。而且FGPA具有编程方便、集成度高、速度快等特性,可反复编程、擦除、运用,在不改动硬件设计的情况下,可实现不同的功能需求。该时统模块在FPGA内部实现了同步脉冲的提取、对时功能、自守时、脉宽调制等功能。
脉冲的提取主要包括脉冲识别、中断源判断等。为保证时统信号的精确识别,防止丢帧、误判,须要对信号整形,适当展宽。在FPGA中运用反相器对信号整形,运用信号上升沿触发D触发器输出高电平去提起中断,在CPU主板响应中断后,通过控制D触发器清零端将输出的高电平拉低。以此防止非正常情况的出现。通用时统接收处理模块设计了多路时统接收电路,可同时采集多路外部授时信号,在同时工作的情况下,系统可得到多种不同的时间信息。因此,设计时需要能精确地识别这几路不同的中断源。CPCI系统只能分配给每个CPCI设备一个中断号,使得各路中断源都要通过这一个中断号向CPU主板提起中断。设计流程中可以运用FPGA内部寄存器来识别各路中断源。4路信号用寄存器74373的低啦识别,在系统响应中断后,随即读取寄存器,根据寄存器位的值,判断是由哪路信号源提起的中断。屏蔽信号用于系统关断任一路中断信号源,根据需要,可用软件屏蔽一路或多路信号源,未被屏蔽的信号进入中断产生器,输出中断信号,发起中断申请。 CPU主板收到时统模块的中断请求后,做出响应,系统软件根据中断响应输出时间信息。
时统信号对信号噪声非常敏感,因此时统模块设计最关键的技术就是抗干扰技术。本系统采用大规模可编程逻辑器件实现修时、分频、产生时间信号和各种同步信号,以使时统接口模块集成度更高、可维护性增强;还充分考虑了EMC设计、时统信号的远距离传输;并且进行了PCB仿真设计。

(素材来源:21ic.如涉版权请联系删除。特别感谢)
深圳市唯有度科技有限公司http://wydkj.51dzw.com/
产品属性 属性值 搜索类似
制造商: Analog Devices Inc.
产品种类: 精密放大器
RoHS: 详细信息
系列: AD8551
通道数量: 1 Channel
GBP-增益带宽产品: 1.5 MHz
SR - 转换速率 : 0.4 V/us
CMRR - 共模抑制比: 140 dB
每个通道的输出电流: 30 mA
Ib - 输入偏流: 50 pA
Vos - 输入偏置电压 : 1 uV
电源电压-最大: 5 V
电源电压-最小: 2.7 V
工作电源电流: 1 mA
最小工作温度: - 40 C
最大工作温度: + 125 C
安装风格: SMD/SMT
封装 / 箱体: SOIC-8
封装: Tube
高度: 1.5 mm
长度: 5 mm
产品: Precision Amplifiers
类型: Zero Drift Amplifier
宽度: 4 mm
商标: Analog Devices
输入电压范围—最大: 5 V
工作电源电压: 2.7 V to 5 V
产品类型: Precision Amplifiers
PSRR - 电源抑制比: 130 dB
工厂包装数量: 98
子类别: Amplifier ICs
电压增益 dB: 145 dB
单位重量: 540 mg
大规模可编程逻辑器件(FPGA)的出现,为解决计算机系统抗干扰问题开辟了新的途径,运用FPGA实现数字信号的滤波是一种高效可靠的方法,解决了传统的应用系统中,滤波部分要占用较多的软件资源和硬件资源的问题。而且FGPA具有编程方便、集成度高、速度快等特性,可反复编程、擦除、运用,在不改动硬件设计的情况下,可实现不同的功能需求。该时统模块在FPGA内部实现了同步脉冲的提取、对时功能、自守时、脉宽调制等功能。
脉冲的提取主要包括脉冲识别、中断源判断等。为保证时统信号的精确识别,防止丢帧、误判,须要对信号整形,适当展宽。在FPGA中运用反相器对信号整形,运用信号上升沿触发D触发器输出高电平去提起中断,在CPU主板响应中断后,通过控制D触发器清零端将输出的高电平拉低。以此防止非正常情况的出现。通用时统接收处理模块设计了多路时统接收电路,可同时采集多路外部授时信号,在同时工作的情况下,系统可得到多种不同的时间信息。因此,设计时需要能精确地识别这几路不同的中断源。CPCI系统只能分配给每个CPCI设备一个中断号,使得各路中断源都要通过这一个中断号向CPU主板提起中断。设计流程中可以运用FPGA内部寄存器来识别各路中断源。4路信号用寄存器74373的低啦识别,在系统响应中断后,随即读取寄存器,根据寄存器位的值,判断是由哪路信号源提起的中断。屏蔽信号用于系统关断任一路中断信号源,根据需要,可用软件屏蔽一路或多路信号源,未被屏蔽的信号进入中断产生器,输出中断信号,发起中断申请。 CPU主板收到时统模块的中断请求后,做出响应,系统软件根据中断响应输出时间信息。
时统信号对信号噪声非常敏感,因此时统模块设计最关键的技术就是抗干扰技术。本系统采用大规模可编程逻辑器件实现修时、分频、产生时间信号和各种同步信号,以使时统接口模块集成度更高、可维护性增强;还充分考虑了EMC设计、时统信号的远距离传输;并且进行了PCB仿真设计。

(素材来源:21ic.如涉版权请联系删除。特别感谢)
深圳市唯有度科技有限公司http://wydkj.51dzw.com/
上一篇:长轴要和焊锡波峰流动的方向平行
上一篇:SM4分组算法模块