HY62256ALG-70续表的逻辑功能及应解:对真值表和逻辑电路进行分析,可得知:①该编码器为输入低电平有效;②在按下s。~S9中任意一个键时,即输人信号中有一个为低电平时Cs=1,表示有信号输入,而只有sO~s9均为高电平时Cs=0,表示无信号输入,此时的输出代码0000为无效代码。由此解决了图4,4,1所示电路存在的问题.

H一高电平 L一低电平 ×一任意电平

从功能表可以看出,该编码器有8个信号输入端,3个二进制码输出端,输人和输出均以高电平作为有效电平,而且输入优先级别的次序依次为r7,f6,,JO。此外为便于多个芯片连接起来扩展电路的功能,还设置了高电平有效的输入使能端Er和输出使能端Eo,以及优先编码工作状态标志Cs。

当EJ=1①时,编码器工作;而当Er=o时,禁止编码器工作,此时不论8个输人端为何种状态,3个输出端均为低电平,且Cs和EO均为低电平。E0只有在Er为1,且所有输人端都为0时,输出为1,它可与另一片相同器件的Er连接,以便组成更多输入端的优先编码器。

Cs的功能是,当EJ为1,且至少有一个输人端有高电平信号输人时,Cs为1,表明编码器处于工作状态,否则Cs为0,由此可以区分当电路所有输人端均无高电平输入,或者只有几输入端有高电平时,蚝yl‰均为000的情况。功能表中用1和0分别表示高、低电平,推导出各输出端的逻辑表达式。

y^=Ef f7f6r5 r4            (4.4.1)

y1=Er f7J6(f5+J4+f3)(+r4+)

yl=Er(J6+f5)(k+r3)(j+f4+r2+rl)

Er`=Er(7J6f5r3J1fO)

EC9=Er+J7+J6+r5+f4+r3+J2+rt+ro

Cs=Er+Er(J7f6f5几Ja J2 J1几)

cs=Er.f6f5r3J1           (4・4・5)

由式(4.4,1)~式(4.4,5)画出逻辑图,如图4.4.4(a)所示,CD4532的逻辑于号和引脚图分别如图4.4.4(b)和图4.4.4(c)所示。集成芯片引脚的这种排列方式称为双列直插式封装。下面通过举例说明8线一3线编码器的应用。例4.4.2 用两片CD4532组成16线一4线优先编码器,其逻辑图如图4.4.5所示,试分析其工作原理。

解:根据CD4532的功能表,对逻辑图进行分析得出:

①当刀1=0时,片(1)禁止编码,其输出端蚝yl yO为000,而且Cs1、E91均为0。同时E91使E凡=0,片(0)也禁止编码,其输出端及CsO、Eo0均为0。由电路图可知Cs=Cs。+Csl=0,表示此时整个电路的代码输出端

Z3L2L1。=0000是非编码输出。

当Er1=1时,片(1)允许编码,若A15~A:均无有效电平输人,则EO1=1,使Er。=1,从而允许片(0)编码,因此片(1)的优先级高于片(0)。

此时由于A15≈A:没有有效电平输入时,片(1)的输出均为0~使4个或门0功能表中用高、低电平表示.叙述时采用正逻牡体制,HI和0分别表示高氏电若干典型的绍合逻辑集成电路.

深圳市唯有度科技有限公司http://wydkj.51dzw.com/