LEMC3225T2R2M

pmos(L,Vdd,A);

pmos(L,Vdd,B);

nmos(L,W1,B);

nmos(W1,GND,A);

endnnodule

//将两个NMOs管之间的连接点定义为W1

//PMOS管的源极与Ⅴdd相连

//两个PMOs管并行连接

//两个NMOS管串行连接

//NMOS管的源极与地相连

CMOs传输门电路的Verilog建模,Verilog语言中用关键词cm。s定义了基本传输门元件模型,它有一个输出端、一个输人端和两个控制端,如图3.1.11所示,习惯上也称之为cmOs开关。

                                              

其用法如下:

cmos c1(输出信号,输人信号,TN管控制信号,TP管控制信号);

通常TN管控制信号和TP管控制信号彼此是互补的,当TN管控制信号为1,Tp管控制信号为0时,CMOs开关导通;如果TN管控制信号为0,TP管控制信号为1时,CMOs开关的输出呈现出高阻抗值z。CMOs开关的电源和地通常与MOS管的衬底相连,故调用cmos元件时,不需要考虑电源与地的连接问题。调用名c1可以省略。

关键词rcmos定义了传输门元件另一种模型,字母r说明传输门元件的输人端和输出端之间存在着电阻,当信号通过时会造成幅度衰减。注意,Verilog语言中定义的两种传输门元件信号是单向传输的,与前面介绍的实际传输门元件存在一定差异。

图3.1.12所示电路的Verilog模型如例3.1.12所示。程序中调用了一个在开关级自定义的下层模块inverter,其调用名为v1(注意,调用下层模块时,调用名不能省略),完成反相的功能。还调用了两个cmos开关元件,它们是Ver止og内置的基本元件,故调用名被省略。

                          

例3.1,12

//2-to-1 1multiplexer with CMOs switchs Fig.3.1.27

mlodule mymux2to1(X,Y,C,L);

input X, Y, c;

output L;

wire Cnot;

///instantiate inverter

invener v1(Cn。t,C);

//instantiate clrlos switch

c1mos(L,X,Cn。t,C);//(output,input,ncontrol,pcontro1)

cmos(L,Y,C,Cnot);

endmodule

//CMOs inverter Fig.3.1.8

module inverter(Vo,Ⅴi);

input Vi;

output Vo;

supply1Vdd;

supplyO GND;

pmos(Ⅴo,Vdd,Ⅴi);  //(漏极,源极,控制栅极)

nm.os(Ⅴo,GND,Vi);

endnnodule

逻辑门电路的主要技术参数有输入和输出高、低电平的最大值或最小值,噪声容限,传输延迟时间,功耗,延迟一功耗积,扇入数和扇出数等。

在数字电路中,不论哪一种逻辑门电路,其中的关键器件是MOS管或BJT。它们均可以作为开关器件。影响它们开关速度的主要因素是器件内部各电极之间的结电容。

CMOs逻辑门电路是目前应用最广泛的逻辑门电路。其优点是集成度高,功耗低,扇出数大(指带同类门负载),噪声容限亦大,开关速度较高。CMOs逻辑门电路中,为了实现线与的逻辑功能,可以采用漏极开路门和三态门.

NMOs逻辑门电路结构简单,易于集成化,曾在大规模集成电路中应用较多。

TTL逻辑门电路是应用较广泛的门电路之一,电路由若干BJT和电阻组成。TTL反相器的输入级由BJT构成,输出级采用推拉式结构,其目的是为提高开关速度和增强带负载的能力。

t~1 BiCMOS是取MOS和TTL两者的优势,其开关速度较高,功耗亦较低。

利用肖特基二极管构成抗饱和TTL电路,可以提高开关速度。已ECL逻辑门电路是以差分放大电路为基础的,它不工作在BJT的饱和区,因而开关速度较高。其缺点是功耗较大,噪声容限低。

深圳市唯有度科技有限公司http://wydkj.51dzw.com/