静电放电是一种高能量,宽频谱的电磁骚扰。它主要通过两种途径来干扰被测设各: ICL3221IA-T一种是直接能量,主要是瞬间接触的大电流造成内部电路的误动作或损坏;另一种是空间耦合。由于ESD的前沿时间很短,约0.7Ⅱ,其频谱范围可以达到数百兆赫,稍微长一点的导线都可能形成有效的耦合。

   由于DB连接器外壳及机壳与内部电路的地平面、信号线之间都存在分布电容,其中与PCB中地平面之间的分布电容最大,如图2,bzI中CP所示,该分布电容在静电放电高频干扰的情况下是不容忽略的。在Δσ存在的情况下,必然导致一部分静电放电电流经分布电容CP流向地平面,最后流向大地,如图2。“中虚线A所示(注:本产品电路工作地与外壳地在某处相连,其实即使不连,也会通过分布电容流向大地,所以采用断开电路工作地与外壳地的方式来解决此问题是不可行的)。

    实际上,工作地平面也并不是很完整(完整的、无过孔的地平面阻抗可以认为是3MΩ),存在一定的阻抗,如存在过孔、过孔造成的缝隙等,如图2.甾所示。当电流流经工作地平面时,由于阻抗的存在,就会出现压降Δ〃1,就是这个Δσl造成了对电路的干扰(更详细的分析可以参考案例ω)。在试验中,仔细检查发现,PCB的金属面板与DB连接器外壳之间的接触并不是很良好,DB连接器外壳没有与金属面板做固定的电连接,两者之间明显有很大的缝隙,用电路的眼光去看该缝隙就是一个阻抗,所以在阻抗存在的情况下,在外壳上的静电放电电流就会在阻抗上产生较高的压降。