针对高速接口的测试策略

   被测CPU集成了PαE、DDR4以及USB30等高速接口,最高速率达12.5Gbps,若将这些接口直接连到ATE的测试通道进行测试,则面临两个问题: A1205S-1W

   (1)为了进行接口全速功能测试,必须升级测试通道板卡,耗资昂贵,成本太高;

   (2)各个高速接口的工作方式为异步方式,不能与ATE的主时钟同步,从而导致调试困难。

   根据上述分析,本测试采取外围系统与ATE相结合的方式进行应对,即在测试负载板上对各个接口辅助于Goldcn Dcvisc的方式进行测试,整个Goldcn Dcvisc系统的控制可以使用一个FPGA进行控制,FPGA也负责把测试结果传送给ATE,这既解决了高速接口全速功能测试的问题,也克服了高速接口异步工作不能与ATE主时钟同步的问题。另外,提前规划测试方案,采用可测性设计,除低测试复杂度,提破解测试高速、高精度困境的根本之路。

   2)测试负载板设计与制作

   大规模复杂、高速数字集成电路测试负载板的设计制作不仅需要丰富的高速数字电路设计经验,也需要对目标ATE的硬件特性有足够的了解,并辅助以丰富的仿真验证手段。