Easki和Tsu提出在禁带宽度不同的异质结结构中,离化的施主和自由电子是分离的。

   即,电子离开施主母体, M24C04-WDW6TP由宽带隙材料一侧进人窄带隙材料一侧。这种分离减少了母体对电子的库仑作用,提高了电子迁移率。1978年,美国贝尔实验室的Dingle等人在调制掺杂的异质材料中首次观察到了载流子迁移率增高的现象[25]。1980年,富士通公司的Hiyamize等人率先采用这种结构,在调制掺杂lil AlGaAs/GaAs单异质结结构的实验中,证明了异质界面二维电子气(2DEG)的存在,而且具有很高的迁移率,成功研制出世界上第一只超高速逻辑器件――高电子迁移率晶体管(High Electron Mobility Transistor,

HEMT)L2刚。高电子迁移率晶体管(HEMT)这一术语也由富士通(「LlJitsu)公司提出,它是一种异质结场效应晶体管(HFET),又称为调制掺杂场效应晶体管(M()DFET)、二维电子气场效应晶体管(2―DEGFET)、选择掺杂异质结晶体管(SDHT)等。HEMT器件利用半导体异质结构中电离杂质与电子在空间能被分隔的优点,并由此产生具有很高迁移率的所谓二维电子气来工作,能够工作于超高频(毫米波)、超高速领域。给出一HEMT场效应晶体管结构示意图以及器件能带结构图。

   当代所有的集成电路芯片都是由PN结或肖特基势垒结所构成:双极结型晶体管(BJT)包含两个背靠背的PN结,MOS「ET也是如此。结型场效应晶体管(JFET)垂直于沟道方向有一个PN结,隧道穿透场效应晶体管(TFET)沿沟道方向有一个PN结,金属-半体场效应晶体管(MESFET)或高电子迁移率晶体管(HEMT)垂直于沟道方向含有一个栅电极肖特基势垒结。

   常规的MOS晶体管由源区、沟道和漏区以及位于沟道上方、栅电极下方的栅氧化层所组成。从源区至沟道和漏区由两个背靠背的PN结组成,沟道的掺杂类型与其漏极与源极相反。当一个足够大的电位差施于栅极与源极之间时,电场会在栅氧化层下方的半导体表面感应少子电荷,形成反型沟道,这时沟道的导电类型与其漏极与源极相同。沟道形成后,MOSFET即可让电流通过,而依据施于栅极的电压值不同,可由沟道流过的电流大小亦会受其控制而改变,器件工作于反型模式(IM)。由于栅氧化层与半导体沟道界面的不完整

性,载流子受到散射,导致迁移率下降及可靠性降低。进一步地,伴随MOS器件特征尺寸持续不断地按比例缩小,基于PN结的MC)S场效应晶体管结构弊端也越来越明显。通常需要将一个掺杂浓度为1×10"cm3的N型半导体在几纳米范围内转变为浓度为1×10怊cm3的P型半导体,采用这样超陡峭掺杂浓度梯度是为了避免源漏穿通造成漏电,而这样设计的器件将严重限制器件△艺的热预算。由于掺杂原子的统计分布以及在一定温度下掺杂原子易于扩散的自然属性,在纳米尺度范围内制作这样超陡峭的PN结会变得非常困难,结果造成晶体管阈值电压下降,漏电严重,甚至无法关闭。而金属一半导体场效应晶体管或高电子迁移率晶体管,则会出现热稳定性较差、肖特基结栅电极漏电流较大、逻辑摆幅较小、抗噪声能力较弱等问题,这成为未来半导体制造业一道难以逾越的障碍。