在PCB上,由于地阻抗总是较低的,所以大部分电流将从PCB中的工作地上流过。由2.1.3节可知,当干扰共模电流流过PCB时,如果在两个逻辑电路之间的地阻抗过大,将影响逻辑电路的正常工作。图6.2是PCB中完整地平面频率与阻抗的关系。 LM4040AIM3-2.1-T

   一个完整(无过孔、无裂缝)的地平面,在100MHz的频率时,只有3mΩ的电阻,当有100A的电流流过时,也只会产生03Ⅴ的压降,这对于3.3Ⅴ的TL电平电路来说是可以承受的。因为3.3Ⅴ的TTL电平总是要在0.4Ⅴ以上的电压下才会发生逻辑转换,这已经是具有相当的抗干扰能力了。3,3V的TTL电平逻辑关系。

   如果流过EFT/B干扰的地平面存在1cm的裂缝,那么这个裂缝将会有10nH的电感。

   这样,当有100A的E「F//B共模电流流过时,ΠL电路产生的压降为

⒍=L・d乃/dJ=10nH×100A/5ns=200V200Ⅴ的压降对3,3Ⅴ电平的T⒒电路来说是非常危险的。可见,PCB中地阻抗对抗干扰能力的重要性。实践证明,对于3.3Ⅴ的T儿电平逻辑电路来说,共模干扰电流在地平面上的压降小于0.4Ⅴ将是安全的;如果大于2Ⅴ,则将是危险的。对于5Ⅴ的T⒒电平逻辑电路,这些电压将会更高一点(1Ⅴ和2.2Ⅴ)。从这个意义上,5Ⅴ叨L电平的电路比3.3Ⅴ电平的电路具有更高的抗干扰能力(这种方法可以用来在设计产品时对产品EMC风险进行评估)。