保存文件:执行菜单File/save As命令,取名为cnt1o stp(后缀.stp为默认,是SignalTap Ⅱ的工作状况设置文件)。单击“保存”按钮,将出现提示:OBF215-46L1033

   u Wantto enable sj

   TaD II Fi1e”cnt10.stD”for the cuⅡent

   单击“是”按钮,表示同意再次编译时将此signalTap Ⅱ文件与cnt1o工程捆绑在一起综合/适配,以便一同下载到FPGA中,完成实时测试任务;如果单击“否”按钮,则需此后用手动设置。

   手动设置捆绑综合/适配的方法:执行Assignmcnts/settings命令,选择Category项下的signalTap Ⅱ Logic Analyzer,弹出如图5,3,0z1所示对话框。在signa1Tap Ⅱ Fik name栏选中己存盘的文件名cnt1o,stp,并勾选Enablc signalTap Ⅱ Logic Analyzer,单击oK按钮即可。

   注意:当用⒏gna1Tap Ⅱ Logic Analyzer完成测试任务后,在构成开发产品前,应将signa1Tap Ⅱ从FPGA芯片中去除,免得占用过多的硬件资源。这只需去除图5.3。觯中Enab1c signa1Tap Ⅱ LOgicAnalyzer前的√,再全程编译、下载配置一次。