根据基本设计要求完成以下各功能模块电路

   (1)计时电路R5R0C002SN

   通过分析数字钟的功能，该设计需要一个模为24的计数器构成小时的计数，两个模为60的计数器实现分和秒的计数，三个计数器之间构成进位关系，即秒计数器为分计数器提供进位信号，分计数器为时计数器提供进位信号。从全局设计考虑，整体的计电路应具有使能端和异步清零端。

   (2)脉冲产生电路

   分析整体电路所需的脉冲信号：1 Hz脉冲信号，用于计时电路的基本计时；2 Hz脉冲信号，用于校时、校分的输入脉冲；1 kHz脉冲信号，用于整点报时的低音频率；2 kHz脉冲信号，用于整点报时的高音频率。另外，如果显示电路为动态显示，那么为了可以稳定显示数字，则七段数码管的每位数码的扫描频率不小于25 Hz;如需8位数码显示，则动态扫描信号的频率至少要在200 Hz以上。

   以上所需的脉冲信号，可以由EDA实验开发系统所提供的系统时钟信号分频获得。

   (3)控制电路

   根据设计要求，控制电路应具有系统清零、计时保持、数字钟校时和校分功能。下面以校分为例说明：分计数器的计数脉冲有两个不同的来源，一个是秒的进位信号，还有一个是快速校分信号（可以是l Hz或2 Hz脉冲），根据校分开关的不同状态泱定送入分计数器的脉冲来源，以完成正常计时工作或快速校分功能。