由于CVD工艺生长的嵌入式碳硅工艺具有一定的困难度
发布时间:2017/10/21 13:12:30 访问次数:520
化学气相沉积形成的嵌人式碳硅I艺在原位N型原子掺杂上也有优势,比如磷的掺杂。K4S641632N-LC75文献[16]报道了一个成功的例子,使用原位磷掺杂碳硅工艺来提高NMOS器件的性能(见图5.8)。它也说明了碳硅工艺在未来持续微缩的器件上面所具有的优势。
图5.8 参考文献E6彐报道的烁。仃曲线显示出了嵌人式碳硅工艺在提高NMOs器件驱动电流上面的好处.
由于CVD工艺生长的嵌入式碳硅工艺具有一定的困难度,文献E17~20]报道了其他方面的努力,包含采用碳离子植人后,使用固相外延技术来获得嵌入式碳硅工艺。
嵌人式碳硅I艺除了在源漏区制造的困难外,如何在后续的I艺步骤中把所掺入的碳保持在替位晶格中也是一个巨大的挑战。一旦碳原子不在替位晶格中,那么应变效果就失去了。图5.9给我们展示了应变和退火温度的关系,当外延碳化硅遇到后续的高温退火时,巨大数目的碳原子离开了原来替位晶格的位置,特别是高浓度的碳硅薄膜。在990℃的尖峰退火工艺后,掺杂2.2%和1.7%原子的碳化硅薄膜将失去约30%的应变,而掺杂1%原子的碳化硅薄膜将失去约10%的应变。所以,外延碳硅薄膜形成后的热预算需要进行很好的控制,以利于应变效果的保持。由于毫秒退火工艺具有更快的升温和降温速率,把它应用在外延碳化硅薄膜形成后的热工艺中,可以获得一些好处「2。]。本书第10章将详细讨论毫秒退火I艺。
图5.9 外延碳硅形成后的尖峰退火工艺对替位晶格碳原子数目的影响
化学气相沉积形成的嵌人式碳硅I艺在原位N型原子掺杂上也有优势,比如磷的掺杂。K4S641632N-LC75文献[16]报道了一个成功的例子,使用原位磷掺杂碳硅工艺来提高NMOS器件的性能(见图5.8)。它也说明了碳硅工艺在未来持续微缩的器件上面所具有的优势。
图5.8 参考文献E6彐报道的烁。仃曲线显示出了嵌人式碳硅工艺在提高NMOs器件驱动电流上面的好处.
由于CVD工艺生长的嵌入式碳硅工艺具有一定的困难度,文献E17~20]报道了其他方面的努力,包含采用碳离子植人后,使用固相外延技术来获得嵌入式碳硅工艺。
嵌人式碳硅I艺除了在源漏区制造的困难外,如何在后续的I艺步骤中把所掺入的碳保持在替位晶格中也是一个巨大的挑战。一旦碳原子不在替位晶格中,那么应变效果就失去了。图5.9给我们展示了应变和退火温度的关系,当外延碳化硅遇到后续的高温退火时,巨大数目的碳原子离开了原来替位晶格的位置,特别是高浓度的碳硅薄膜。在990℃的尖峰退火工艺后,掺杂2.2%和1.7%原子的碳化硅薄膜将失去约30%的应变,而掺杂1%原子的碳化硅薄膜将失去约10%的应变。所以,外延碳硅薄膜形成后的热预算需要进行很好的控制,以利于应变效果的保持。由于毫秒退火工艺具有更快的升温和降温速率,把它应用在外延碳化硅薄膜形成后的热工艺中,可以获得一些好处「2。]。本书第10章将详细讨论毫秒退火I艺。
图5.9 外延碳硅形成后的尖峰退火工艺对替位晶格碳原子数目的影响
热门点击
- 编制工艺文件的原则与要求
- 普通晶闸管是由四层半导体材料组成的
- HDP-CVD工艺重要参数-沉积刻蚀比
- 在PNL的基础上叉有两个改进工艺LRW(lo
- 影响对焦深度的因素主要有几点
- 增大晶圆的尺寸
- 消除光刻胶底部的反射光一般采用底部抗反射层
- 空心圆柱体类别选择Tube
- 尽量避免在低频模拟信号电路的PCB中使用大面
- 若时间继电器常开延时闭合触点正常
推荐技术资料
- 硬盘式MP3播放器终级改
- 一次偶然的机会我结识了NE0 2511,那是一个远方的... [详细]