国防科技大学 电子科学与工程学院 苏耀峰 王德刚 魏急波

     引言

     软件无线电(sdr)技术近年来发展迅速，在无线通信中的数字接收机领域应用尤其广泛。sdr中数据接口设计是关键的环节，以太网是目前最通用的数据接口之一，但是中低端的fpga通常不具备以太网接口，这为fpga在sdr中的应用造成了不便。如果为fpga配置以太网接口，与外部网络实现通信，将有利于sdr平台的功能延伸，方便数据传输和与现有系统接口。

     本文在自行设计开发的sdr基带信号处理平台上，为实现高速解调数据的实时远程传输处理及接收机参数的远程配置，提出了采用fpga直接控制dm9000a进行以太网数据收发的设计思路，采用xilinx系列xc2v1000 fpga和dm9000a芯片，实现了一种低成本、低功耗和高速率sdr平台的网络传输功能，最高传输速率可达100mbps。

     dm9000a简介

     主要特点

     dm9000a实现以太网媒体介质访问层(mac)和物理层(phy)的功能，包括mac数据帧的组装／拆分与收发、地址识别、crc编码／校验、mlt-3编码器、接收噪声抑制、输出脉冲成形、超时重传、链路完整性测试、信号极性检测与纠正等。

     工作原理

     dm9000a可以和微处理器以8位或16位的总线方式连接，并可根据需要以单工或全双工等模式运行。在系统上电时，处理器通过总线配置dm9000a内的网络控制寄存器(ncr)、中断寄存器(isr)等，以完成dm9000a的初始化。随后，dm9000a进人数据收发等待状态。

     当处理器要向以太网发送数据帧时，先将数据打包成udp或ip数据包，并通过8位或16位总线逐字节发送到dm9000a的数据发送缓存中，然后将数据长度等信息填充到dm9000a的相应寄存器内，随后发送使能命令，dm9000a将缓存的数据和数据帧信息进行mac组帧，并发送出去。

     当dm9000a接收到外部网络送来的以太网数据时，首先检测数据帧的合法性，如果帧头标志有误或存在crc校验错误，则将该帧数据丢弃，否则将数据帧缓存到内部ram，并通过中断标志位通知处理器，处理器收到中断后将dm9000a接收ram的数据读出进行处理。

     dm9000a自动检测网络连接情况，根据网速设定内部的数据收发速率是10mbps或100mbps。同时，dm9000a还能根据rj45接口是采用对等还是交叉连接方式而改变数据收发引脚的方向，因此，无论外部网线采用对等还是交叉方式，系统均能正常通信。

     基于dm9000a的sdr基带信号处理平台网络接口设计与实现

     下面以sdr基带信号处理平台的网络接口实现为例，给出dm9000a与fpga的硬件设计和软件配置方法。在sdr基带信号处理平台上，全数字接收机的中频模拟信号经过a／d转换、数字下变频、抽取滤波等解调处理后，形成连续的解调数据流，其速率为10mbps。在fpga内部，解调输出的数据流和以太网接口部分通过fifo进行缓冲，当解调数据达到规定的数据帧长度时，fpga启动以太网发送程序，将解调数据发送到dm9000a，完成数据发送过程。在接收方向，网络工作站把控制指令按照一定的帧格式组帧发送到以太网，dm9000a接收到发给自己的以太网帧并通知fpga启动以太网接收程序，fpga将相应的数据从dm9000a的接收fifo读到fpga内部ram中，利用数据中的控制命令配置接收机参数，完成网络对全数字接收机的远程控制。

     与fpga的数据接口和控制接口

     dm9000a的外部总线符合isa标准。可通过isa总线直接与fpga无缝连接。其硬件连接原理如图1所示。

     dm9000a内部集成了phy功能，因此可与以太网接口无缝连接。

     dm9000a的fpga控制

     初始化模块

     dm9000a正常工作需要在上电后对内部寄存器进行初始化，该过程通过fpga对dm9000a外部控制总线和数据总线的读写操作完成。具体流程如下所示：

     >激活phy

     设置gpr(reg_1f)cepio0bit[0]=0；

     复位后，dm9000a恢复默认的休眠状态，以降低功耗，因此需要首先唤醒phy。

     >进行两次软复位，步骤如下：

     设置ncr(reg_00)bit[2：0]=011，至少保持20μs；

     清除ncr(reg_00)bit[2：0]=000；

     设置ncr(reg_00)bit[2：0]=011，至