(1)内外带宽差异

   与集成电路内部器件数量和速度的飞速增长相矛盾的是外部封装引脚数的限制。平均每VES220M1H0605-TR0个引脚对应的内部器件数越多,内部节点的可测性与可控性就越低。同时片内工作频率按等比例缩小原则的增长速度,也远远高于I/O带宽(开关时间与引脚数的积)增长度。据估计,到~9O13年,集成电路的特征尺寸将达到32m,而每个引脚对应晶体管数目为86万个,内部工作频率为3460MHz,而外部频率仅为133MHz。

   (2)混合电路测试

   越来越多的结构做在同一块电路内,对一个包含了可编程逻辑单元、内嵌闪速存储器、射频电路,甚至光学或微机电结构的IC,不同的物理结构具有各不相同的失效,必须逐一测试。在测试仪器方面,要求有不同的测试源、接收器,这对测试设备的性能和价格而是一个巨大的挑战。

   (3)系统级芯片测试

   系统级芯片在结构上具有模块化的特点,它的模块设计都应考虑到重复利用的价值。同样对这样模块化结构的测试,也可以重复使用,便于移植。如何实现测试模块的打包,这对于以外部设各进行测试的测试方案来讲似乎有些困难。