作者：北京理工大学电子工程系（100081） 邹 翊 匡镜明 来源：《电子技术应用》

利用fpga技术实现数字通信中的

交织器和解交织器 摘要：介绍用ｆｐｇａ实现数字通信中的交、解交织器的一种比较通用的方案，详细说明了设计中的一些问题及解决办法。还介绍了一种实现ｆｐｇａ中信号延时的方法。 关键词：交织器与解交织器 ｆｐｇａ技术 地址序列 最小时延 信号延时

在现代数字通信系统中，ｆｐｇａ的应用相当广泛。尤其是在对基带信号的处理和整个系统的控制中，ｆｐｇａ不但能大大缩减电路的体积，提高电路的稳定性，而且先进的开发工具使整个系统的设计调试周期大大缩短。

1 交织器与解交织器的原理

数字通信中经常用信道编码来提高数据传输的可靠性，其中一些信道编码加入了交织模块，以进一步提高抗干扰性能。交织器的主要作用就是将原始数据序列打乱，使得交织前后数据序列的相关性减弱，这样做很突出的一个优点便是大大降低了数据突发错误的影响。在现代的高效编码调制技术中，无论是级联编码还是ｔｕｒｂｏ编码中都要使用交织器。

数字通信中常用的交织器按交织方式可分为分组交织器和随机交织器两种，按交织对象分可分为字节交织和位交织。本文所介绍的实现方案主要针对字节交织器。下面用一个模型来说明交织器的工作过程。设外码ｒｓ码字长度为ｎ＝７，交织器深度ｉｄ＝４，相邻码字之间的交错字节数ｄｉ＝[(n-1) / id＝ｓｍａｌｌｅｓｔ ｉｎｔｅｇｅｒ≥(n-1) / id＝２，则交织器的功能如下图１所示。

输入码字按行排列，按列输出，图中“*”为无效数据，即交织器输出的前端有一些无效数据。

解交织器将交织器打乱的字节序列重新排列恢复原始码字。如图１，即将串行输入的字节序列先按列方式读入，再逐行将码字读出。从图中可以看出，行与行的码字间均有ｄｉ字节交错，这种斜交织方式的优点可以减小系统时延。

2 交织器的实现

2.1 实现模型：

在本课题中，交织器的几个参数分别为：ｎ＝２１９，ｉｄ＝８，ｄｉ＝[219-1 / 8]＝２８。图２是实现交织器模型。

图中粗线内的方块区域为实现交织器所必须的一块数据缓冲区（存储器），考虑到交织器的功能特性是须对此缓冲区同时读写，故选用双口ｒａｍ实现最好，因为１０２４＜２１９×８＜２０４８，故容量用２ｋｂｙｔｅｓ即可。模型中所标识的数字是存储器的地址，画斜线的区域为空闲缓存区，右边存储器外虚线下数据实际上是存储在存储器左下角的区域内。交织器实际工作时，一边按写地址序列向缓存区中写入数据，另一边按读地址序列读出。图２模型的写地址序列为：０，１，２．．．２１８，２８４，２８５．．．４３７，２５６，２５７．．．２８３，５６８，５６９．．．６５６，５１２，５１３．．．５６７，８５２．．．．．．，依次写入每行，直到１９８７，下一字节再从０地址开始，循环写入。读地址序列为：０，２５６，５１２，７６８，１０２４．．．１７９２，１，２５７，５１３．．．．．．，直到１７５１地址，再从０地址开始循环。

对于解交织器，读地址序列正好是交织器的写地址序列，写地址序列是交织器的读地址序列。

2.2 ｆｐｇａ的选用及实现的原理框图

目前主要的ｆｐｇａ厂商有ｘｉｌｉｎｘ、ａｌｔｅｒａ、ａｍｄ、ｌａｔｔｉｃｅ、ａｃｔｅｌ、ｌｕｃｅｎｔ及ａｔｍｅｌ等。ａｌｔｅｒａ公司生产的ｆｌｅｘ １０ｋ系列的ｆｐｇａ，具有规模覆盖范围广、布线资源丰富、时间可预测性好的优点，故而在数字通信系统设计中得到了广泛的应用。此外，ｆｌｅｘ １０ｋ系列芯片都具有ｅａｂ（ｅｍｂｅｄｅｄ ａｒｒａｙ ｂｌｏｃｋ），可以实现片内存储器功能