一、实验目的

   (1)验证基本RS触发器、D触发器及JK触发器的逻辑功能。

   (2)设计一单发脉冲发生器,验证其功能。 FDC6310P

   二、实验原理

   触发器具有两个稳定状态,用以表示逻辑状态“1”和逻辑状态“0”,在一定的外界信号作用下,可以从一个稳定状态转到另一个稳定状态。触发器是一个具有记忆功能的二进制信息存储器件,是构成各种时序电路的最基本的逻辑单元。

   基本RS触发器

   基本RS触发器由两个与非门交叉耦合构成,其电路结构和逻辑符号如图⒛,1所示。基本RS触发器具有置“0”、置“1”和保持3种功能。通常称瓦=瓦=1时的输出状态为保持(由与非门组成的Rs触发器,控制端为低电平有效)。另外,基本RS触发器也可以用两个“或非门”组成,注意,此时为高电平触发有效。