- 同步管道突发式SRAM的各种信号2008/11/21 0:00:00 2008/11/21 0:00:00
- cy7cl347b所具有的各种信号及其意义如下所述，基本上各种信号都是在时钟（clk）信号的上升沿被采样的。 1. a0～a16（地址） 这是地址输入。cy7c1347b的数据具有3...[全文]
- 同步管道突发式SRAM的基本操作2008/11/21 0:00:00 2008/11/21 0:00:00
- 同步管道突发式sram的操作基本上都是与时钟的上升沿同步进行的，因此最好能够看到时钟沿的状态。在功能方面看上去非常复杂，但时序的读取比异步sram还是简单的。 1. 同步管道突发式sram...[全文]
- 双端口SRAM中断功能2008/11/21 0:00:00 2008/11/21 0:00:00
- 在利用双端口进行多个处理器间通信的情况下，为了传递开始处理请求以及结束的通知等信息，经常相互间中断某操作。cy7co19就是为了这个目的而增加了中断功能。 说是中断功能，其实与已经描述过...[全文]
- 同步类型的双端口SRAM2008/11/21 0:00:00 2008/11/21 0:00:00
- 作为同步双端口sram，我们以cy7c09199为例进行说明。cy7c09199与cy7c019相同，都是128k×9位结构的双端口存储器，其框图如图所示，由图可知，各个信号引脚都是利用时钟...[全文]
- 同步双端口SRAM的读／写搡作2008/11/21 0:00:00 2008/11/21 0:00:00
- 图中表示了存取操作中的一个例子，该示例中的操作是管道模式（ft／pipe引脚为高电平）下的操作，它按照读／写／读这样的顺序进行存取。 图 同步双端口sram的存取操作示例 直...[全文]
- FIFO存储器的印象2008/11/21 0:00:00 2008/11/21 0:00:00
- fifo是first－in first-out的缩写，翻译成中文就是“先入先出”。fifo存储器可以独立进行输人输出，也可以看成是一种双端口存储器，它确实与双端口存储器相同，具有两个端口，但...[全文]
- 实际的FIFO存储器2008/11/21 0:00:00 2008/11/21 0:00:00
- 作为实际的fifo存储器，我们以cypress公司的cy7c419为例进行说明。cy7c419是l0b字×9位结构的fifo存储器，其引脚配置如图1所示。在与cy7c419相同的系列中，还包...[全文]
- DRAM的单元结构2008/11/21 0:00:00 2008/11/21 0:00:00
- dram单元的基本结构如图所示，负责数据存储的是图中的电容器，根据是否存储电荷来判断数据的“0”、“1”。图中电容器的一端接地，因为是交流接地，所以不是形成gnd电平的意思。电容器的另—端与...[全文]
- DRAM单元结构的概况2008/11/21 0:00:00 2008/11/21 0:00:00
- 图对dram单元结构进行了较为详细的描述，这是平面式的最基本的结构，在1mb的dram占据主导地位之前一般都是这样结构的单元。与刚才的图相比较更容易理解，图的左侧为fet部分，右侧为电容器部...[全文]
- DRAM的单元结构刷新2008/11/21 0:00:00 2008/11/21 0:00:00
- 当dram的电容器存储了电荷时，对于fet来说，形成反偏置状态，必然会发生漏电流，图1中图示了这一点。因为在如图所示的方向上存在电流，因此dram单元的电容器将必然进行放电。所以，需要定期将...[全文]
- DRAM的软错误2008/11/21 0:00:00 2008/11/21 0:00:00
- 如果为了提高dram的存储容量而提高集成度，那么当然要减少连接到fet的电容器的容量，所以用于存储的电荷量也将随之减少。随着容量的减少，数据的正确读取将变得困难，除此之外，还会存在由于α射线...[全文]
- DRAM的电容器的设计2008/11/21 0:00:00 2008/11/21 0:00:00
- 因为电容器的容量不能无限小，所以既要进行小型化处理又要保持其容量是dram高集成化的重点。基本电介质的介电常数为ε，电极面积为s，电极间距离为歹，假设电容器的容量为c，则： c＝ε×s÷...[全文]
- DRAM内部电路2008/11/21 0:00:00 2008/11/21 0:00:00
- dram单元部分的布线如图所示，具有用于单元选择的字线，并且各个单元与数据线相连。数据线通过列选择开关或者通过预充电开关分别与公用数据线或者预充电电源相连接。预充电电源的电压大多采用器件电源...[全文]
- DRAM的数据线的预充电2008/11/21 0:00:00 2008/11/21 0:00:00
- 图表示可以说是读取dram之前的准备状态，数据线与预充电电源相接，将数据线的电压设置为预充电电压，数据线借助寄生电容，即使将预充电开关设置为off，数据线的电压也会保持预充电电压（当然，由于...[全文]
- DRAM的数据的提取与放大2008/11/21 0:00:00 2008/11/21 0:00:00
- 只要完成了预充电，预充电开关就处于off状态。之后，选择数据线，一旦fet为on，特定单元的电容器与寄生电容则形成并联的格局，这样，根据数据的“1”／“0”，预充电电压可进行高低调整。这样的...[全文]
- DRAM的读出放大器的连接与读出2008/11/21 0:00:00 2008/11/21 0:00:00
- 在利用读出放大器结束放大的过程中，读出放大器的输出与数据线相连接，如图所示。读出放大器的输出被连接，所以数据线上的电压可在读出放大器的输出电压之内变化。读出放大器的输人也通过读出放大器自身的...[全文]
- DRAM的基本信号2008/11/21 0:00:00 2008/11/21 0:00:00
- dram从最初时期的产品至今所利用的信号类型如图所示。dram的主导产品已经逐步移向与时钟同步的同步dram及direct rambus dram（直接总线式dram），所以我们所说明的这种...[全文]
- DRAM的读／写操作2008/11/21 0:00:00 2008/11/21 0:00:00
- dram基本的存取操作如图所示，结合ras及oas的有效，分割为行地址和列地址赋予地址。进行读操作时，如果在这里de有效，则dqn引脚被驱动，读出数据。另一方面，进行写操作时，在cas有效之...[全文]
- DRAM的惟RAS有效刷新2008/11/21 0:00:00 2008/11/21 0:00:00
- 正如在dram的存取操作中所说明的，如果进行dram的读操作，则因为读出放大器的输出被返回到电容器，所以可兼容刷新操作。但是，如果只考虑刷新操作，那么就不需要赋予列地址读出数据，因此，不...[全文]
- DRAM的CAS先于RAS有效刷新2008/11/21 0:00:00 2008/11/21 0:00:00
- 在惟ras有效刷新的操作中，dram控制器必须知道个别的dram具有多少刷新地址，这是非常不方便的，因雨又设计了cas先于ras有效刷新的方法。该方法在dram内部内置刷新地址的发生电路，由...[全文]
热门点击
- RS422与RS485的连接方法
- 电可擦除可编程只读存储器
- RS232C引脚分配及定义
- 功率MOSFET集成驱动电路设计
- 茂达推出单相直流无刷马达风扇驱动IC A
- 一次性PROM
- FF现场总线特点
- DRAM的CAS先于RAS有效刷新
- DRAM的读／写操作
- USB通用串行接口传输方式
IC型号推荐
- MACH231-6JC
- MACH231-7JC
- MACH231-7JC-10JI
- MACH231SI-15YC-18YI
- MACH231SP
- MACH231SP-10VC
- MACH231SP-10YC
- MACH231SP-10YC-12YI
- MACH231SP-12VC
- MACH231SP-12YC
- MACH231SP-12YC-14YI
- MACH231SP-15VC
- MACH231SP-15YC
- MACH231SP15YC18YI
- MACH231SP-20VC
- MACH231SP-20YC
- MACH231SP20YC24YI
- MACH23SP-15VC
- MACH32
- MACH355-15YC
- MACH355-15YC-20YI
- MACH35520YC
- MACH355-20YC
- MACH435
- MACH435-10JC
- MACH435-12JC
- MACH435-12JI
- MACH43515JC
- MACH435-15JC
- MACH435-15JC-18JI
公网安备44030402000607
