作者：海军工程大学电子工程学院 徐勤建 林怀清 来源：《国外电子元器件》

摘要：文章介绍了cypress半导体公司推出的一种用于点对点之间高速串行数据通信的发送芯片cy7b923的原理及应用。较详细的介绍了cy7b923的管脚功能、内部组成、工作原理及工作方式。同时给出了一个实际电路来说明其具体的应用方法。 关键词：串行数据通信 cy7b923 idt7200 基带传输 差分pecl输出 1 概述 cy7b923是cypress半导体公司推出的一种用于点对点之间高速串行数据通信的发送芯片。cy7b923采用的是基带传输通信方式，并支持带电插拔（热接插）。其内部电路主要包括时钟产生器、输入寄存器、编码器、移位寄存器、三对差分pecl输出对以及测试逻辑等。该芯片外转帐电路比较简单，不需单片机或微机控制，并且内置有自测试电路，因此使用比较方便。cy7b923的最大传输速率可达400mbps，有三种传输速率的器件可供选择：标准系列的器件有cy7b923-jc、cy7v923-ji、cy7b923-sc及cy7b923-lmb四种型号，它们的传输速率为160～330mbps；高速系列器件有cy7b923-400jc和cy7b923-400ji两种型号，传输速率可达160～400mbps；对一些传输速率要求不高的场合，可采用较低价格的cy7b923-155jc或cy7v923-155ji，其传输速率为150～160mbps。cy7b923采用单一的+5v电源供电，功耗仅350mw。可兼容光纤、ibm escon、dvb-asi及smpte-259m等多种传输协议，适用于光纤、同轴电缆和双绞线等传输媒介。 2 引脚功能及内部结构 cy7b923有28脚soic、plcc和lcc三种封装形式，采用0.8μbicmos工艺，其此脚排列如图1所示（soic封装），引脚功能如表1所列。

表1 cy7b923引脚功能表 名 称 输入/输出 引 脚 功 能 d0～7（db～h) ttl电平输入 并行数据输入脚。为eba为低电平时，在ckw的上升沿，这些管脚的数据被输入到发送器中（若enn为低电平，则数据是在下一个ckw的上升沿输入） sc/d（da） ttl电平输入 特殊字符/数据选择：当该脚为高电平时，对输入数据使用控制码表进行编码（特殊字符）；当该脚为低电平时，对输入数据使用8b/10b数据码表进行编码（数据） svs(dj) ttl电平输入 发达违例字符。当svs为高电平时，在ckw的上升沿，并行输入端数据被忽略而将一个违例字符编码后发送。如为低电平，则由d0～7和sc/d的状态决定发送码 ena ttl电平输入 输入数据允许：娄该脚为低电平时，在ckw的上升沿，数据输入脚的数据允许写入发送器，并由发送器对其编码后再发送出去 enn ttl电平输入 下一个输入数据允许：当该脚为低电平时，在ckw的下一个上升沿，数据输入脚的数据允许写入发送器，并由发送器对其编码后再发送出去 ckw ttl电平输入 时钟信号。ckw既是内部锁相环的参考信号，又是并行输入数据的写入信号。ckw信号一般由晶振产生，且求达到较高的平稳度 foto ttl电平输入 光纤发送器禁止。若foto为高电平，则两组输出对（outa+和outb+）均为“逻辑0”状态而禁止光纤输出。或foto为低电平，则允许光纤输出