摘要：文章从软、硬件设计的角度分别讨论了利用Intel 8274多协议串行控制器来实现基于同数据链路控制（SDLC）协议的串行通讯，介绍了多协议串行控制Intel 8274的主要特点，给出了Intel 8274和TMS320F206在某雷达项目中实现了串行通讯的硬件电路设计和软件程序。同时指出了使用Intel 8274应注意的问题。

    关键词：SDLC Intel 8274 串行通讯 TMS320F206

最早由IBM公司制定的面向比特型的数据链路控制规程——同步数据链路控制（SDLC）协议由于个有透明传输、可靠性高、传输效率高以及具有很大的灵活性等优点，已被越来越广泛地采用。但由于这种链路协仪功能比较完善，因此实现起来也相对要复杂一些。随着近年来大规模集成电路与微处理机、DSP技术的迅速发展，市场上已经出现了多种实现这一规程的专用芯片，从而使得这种协议的实现发越来越简单，其应用越来越普遍。Intel 8274芯片就是其中比较典型的一种。它是由Intel公司生产的专门为异步、IBM双同步和SDLC/HDLC协议的高速通讯线路与Intel公司的微机机系统的连接而设计的多协议串行控制器（MPSC）。

1 同步数据链路控制（SDLC）协议

同步数据链路控制（SDLC：Synchronous Data Link Control）是由IBM公司制定的一种链路通讯协议，现已成为系统网络结构（SNA）的数据链路控制协议，是目前可靠性和传输较高的最先进的传输控制协议之一。另一种相类似的通讯协议是高级数据链路控制（HDLC）协议。由于SDLC的制定要早于HDLC，同时因为IBM公司也共同参与了HDLC的制定，所以HDLC实际上包含了SDLC，从而使SDLC协议成为HDLC协议的一个子集。

在SDLC协议中，被传输的一组信息数据被称为“帧”。完整的一个帧包含标志字序列字段、数据站地址字段、数据站地址字段、控制字段、信息字段和帧校验序列字段等。标志字序列利用特定的数据组合01111110表示，所有的帧必须以01111110开始，并且以01111110结束。在传输的其它字段中，为了防止出现01111110而使接收方错误的认为是帧结束，SDLC协议采用0插入方法，即当传输的信息数据中出现连续的5个1，就由发送方在这5个1之后插入一个0.接收方在接收数据的时候，如果发现有5个连续的1，就将其后的一个0删去。另外SDLC协议还规定了帧的各个字段必须是以8比特为传输的最小。SDLC能够被广泛应用的另一个原因在于它可以进行严格的差错控制，因为SDLC采用了最为有效的循环冗余校验码（CRC16来）来进行差错控制。

2 Intel 8274多协议串行控制器[1]

Intel 8274具有灵活的体系结构，其主要特点在于只使用很少的软、硬件即可方便地实现多种不同的通讯协议，如异步、字节同步和位同步（HDLC/SLC）等等。

Intel 8274的主要性能指标有：

●可进行异步和同步操作；

●具有两个独立的全双工发送器和接收器；

●与8048/51/85/85/88CPU，8237/57 DMA控制器以及8089I/O处理机完成兼容；

●有4个独立的DMA通道；

●波特率达0～880k波特；

●异步操作：5～8位字符，奇、偶校验或无校验，1、1.5或2个停止位；

●可进行帧格式、越界和奇偶性错误码检测；

●在字节同步时可使内部或外部的字节同步，具有一或两具同步字符，能自动产生和校验循环冗余检码（CRC-16），并可与IBM公司的双同步协议兼容；