位置:51电子网 » 技术资料 » 显示光电

应分析好SAR ADC才能为宽广应用开导

发布时间:2007/8/28 0:00:00 访问次数:1158

吴康

   本文详述SAR(逐次逼近寄存器型) ADC位结构特点与工作原理并与其它型ADC作比较,以此作出选择。

前言

   逐次逼近寄存器型(SAR)的模拟数字转换器(ADC)是采样速率低于5Msps的中等至高分辨率应用的常见结构。SAR ADC的分辨率一般为8位至16位,具有低功耗、小尺寸等特点。这些特点使SAR ADC获得了很广的应用范围,例如便携式电池供电仪表、笔输入量化器、工业控制和数据信号采集器等。

    那末什么是SAR 呢? 顾名思义, SAR实质上是实现一种二进制搜索算法。所以,当内部电路运行在数兆赫兹(MHz)时,由于逐次逼近算法的缘故,故ADC采样速率仅是该数值的几分之一。为了使SAR ADC在很宽的范围上得到应用,那就应该对SAR(逐次逼近寄存器型)的ADC有一个全面的理解。首先对SAR ADC的结构分析。

SAR ADC的结构

   尽管实现SAR ADC的方式千差万别,但其基本结构非常简单(见图1)。

   模拟输入电压(VIN)由采样/保持电路保持。为实现二进制搜索算法,N位寄存器首先设置在中间刻度(即:100…00,MSB为‘1’)。这样,数字模拟转换器(DAC)输出(VDAC)被设为VREF/2,VREF是提供给ADC的基准电压。然后,比较判断VIN是小于还是大于VDAC,如果VIN>VDAC,则比较器输出逻辑高电平或‘1’,N位寄存器的MSB保持‘1’。相反,如果VIN < VDAC ,则比较器输出逻辑低电平,N位寄存器的MSB清为‘0’。随后,SAR控制逻辑移至下一位,并将该位设置为高电平,进行下一次比较。这个过程一直持续到最低有效位(LSB)。上述操作结束后,也就完成了转换,N位转换结果储存在寄存器内。

    图2是一个4位转换器。y轴及图中的粗线表示DAC的输出电压。本例中,第一次比较表明VINVDAC,位2保持为‘1’。DAC置为01102,执行第三次比较。根据比较结果,位1置‘0’,DAC又设置为01012,执行最后一次比较。最后,由于V1N>VDAC,位0确定为‘1’。

    注意,对于4位ADC需要四个比较周期。通常,N位SAR ADC需要N个比较周期,在前一位转换完成之前不得进入下一次转换。由此可以看出,该类ADC能够有效节省功耗和空间,当然,也正是由于这个原因,分辨率在14位至16位,速率高于几Msps的逐次逼近ADC及其少见。一些基于SAR结构的微型ADC已经推向市场。例如,采用QSPITM串行接口的MAXlll5-MAXlll8系列8位ADC以及采用微小的SOT23封装,分辨率更高的可互换产品-10位MAXl086和12位MAXl286,尺寸只有3mm×3mm。兼容于I2C接口的MAXl036/MAXl037可将四路、8位ADC和一个基准源集成在SOT23封装内。

    SAR ADC的另一个特点是,功率损耗随采样速率而改变,这一点与闪速ADC或流水线ADC不同,后者在不同的采样速率下具有固定的功耗。这仅对于低功耗应用或者不需要连续采集数据的应用是非常有利的(例如,用于PDA数字转换器的MAXl233)。

SAR的深入分析

    SAR ADC的两个重要部件是比较端和DAC,可以看到,图1中采样/保持电路可以嵌入到DAC内,不作为一个独立的电路。

SAR ADC的速度受限于:

1、DAC的建立时间,在这段时间内必须稳定在整个转换器的分辨率以内(如:1/2 LSB)。

2、比较器,必须在规定的时间内能够分辨VIN与VDAC的微小差异。

3、逻辑开销。

DAC

   DAC的最大建立时间通常取决于MSB的建立时间,原因很简单,MSB的变化代表了DAC输出的最大偏移。另外,ADC的线性也受DAC线性指标的限制。因此,分辨率高于12位的SAR ADC常常需要调理或校准,以改善其线性指标。这主要是受元件固有的匹配度所限。虽然这在某种程度上取决于处理工艺和设计,但在实际的DAC设计中,元件的匹配度将线性指标限制在12位左右。许多SAR ADC采用具有固有采样/保持功能的电容式DAC。电容式DAC根据电荷再分配的原理产生模拟输出电压,由于这种类型的DAC在SAR ADC中很常用,所以,应讨论—下它们的工作原理。

    电容式DAC包括一列由N个按照二进制加权排列的电容和一个“空LSB”电容组成的阵列。图3是一个16位电容式DAC与比较器相连接的范例。采样阶段,阵列的公共端(所有电容连接的公共点)接地,所有自由端连接到输人信号(模拟输入或VIN)。

    采样后,公共端与地断开,自由端与VIN断开,在电容阵列上有效地获得了与输入电压成比例的电荷量。然后,将所有电容的自由端接地,驱动公共端至一个负压-VIN

    作为二进制搜索算法的第一步,MSB电容的自由端与地断开并连接到VREF,驱动公共端电压向正端移动1/2 VREF。例如,如果VIN等于3/4 VREF,将MSB电容连接到VREF、其余电容接地时,

吴康

   本文详述SAR(逐次逼近寄存器型) ADC位结构特点与工作原理并与其它型ADC作比较,以此作出选择。

前言

   逐次逼近寄存器型(SAR)的模拟数字转换器(ADC)是采样速率低于5Msps的中等至高分辨率应用的常见结构。SAR ADC的分辨率一般为8位至16位,具有低功耗、小尺寸等特点。这些特点使SAR ADC获得了很广的应用范围,例如便携式电池供电仪表、笔输入量化器、工业控制和数据信号采集器等。

    那末什么是SAR 呢? 顾名思义, SAR实质上是实现一种二进制搜索算法。所以,当内部电路运行在数兆赫兹(MHz)时,由于逐次逼近算法的缘故,故ADC采样速率仅是该数值的几分之一。为了使SAR ADC在很宽的范围上得到应用,那就应该对SAR(逐次逼近寄存器型)的ADC有一个全面的理解。首先对SAR ADC的结构分析。

SAR ADC的结构

   尽管实现SAR ADC的方式千差万别,但其基本结构非常简单(见图1)。

   模拟输入电压(VIN)由采样/保持电路保持。为实现二进制搜索算法,N位寄存器首先设置在中间刻度(即:100…00,MSB为‘1’)。这样,数字模拟转换器(DAC)输出(VDAC)被设为VREF/2,VREF是提供给ADC的基准电压。然后,比较判断VIN是小于还是大于VDAC,如果VIN>VDAC,则比较器输出逻辑高电平或‘1’,N位寄存器的MSB保持‘1’。相反,如果VIN < VDAC ,则比较器输出逻辑低电平,N位寄存器的MSB清为‘0’。随后,SAR控制逻辑移至下一位,并将该位设置为高电平,进行下一次比较。这个过程一直持续到最低有效位(LSB)。上述操作结束后,也就完成了转换,N位转换结果储存在寄存器内。

    图2是一个4位转换器。y轴及图中的粗线表示DAC的输出电压。本例中,第一次比较表明VINVDAC,位2保持为‘1’。DAC置为01102,执行第三次比较。根据比较结果,位1置‘0’,DAC又设置为01012,执行最后一次比较。最后,由于V1N>VDAC,位0确定为‘1’。

    注意,对于4位ADC需要四个比较周期。通常,N位SAR ADC需要N个比较周期,在前一位转换完成之前不得进入下一次转换。由此可以看出,该类ADC能够有效节省功耗和空间,当然,也正是由于这个原因,分辨率在14位至16位,速率高于几Msps的逐次逼近ADC及其少见。一些基于SAR结构的微型ADC已经推向市场。例如,采用QSPITM串行接口的MAXlll5-MAXlll8系列8位ADC以及采用微小的SOT23封装,分辨率更高的可互换产品-10位MAXl086和12位MAXl286,尺寸只有3mm×3mm。兼容于I2C接口的MAXl036/MAXl037可将四路、8位ADC和一个基准源集成在SOT23封装内。

    SAR ADC的另一个特点是,功率损耗随采样速率而改变,这一点与闪速ADC或流水线ADC不同,后者在不同的采样速率下具有固定的功耗。这仅对于低功耗应用或者不需要连续采集数据的应用是非常有利的(例如,用于PDA数字转换器的MAXl233)。

SAR的深入分析

    SAR ADC的两个重要部件是比较端和DAC,可以看到,图1中采样/保持电路可以嵌入到DAC内,不作为一个独立的电路。

SAR ADC的速度受限于:

1、DAC的建立时间,在这段时间内必须稳定在整个转换器的分辨率以内(如:1/2 LSB)。

2、比较器,必须在规定的时间内能够分辨VIN与VDAC的微小差异。

3、逻辑开销。

DAC

   DAC的最大建立时间通常取决于MSB的建立时间,原因很简单,MSB的变化代表了DAC输出的最大偏移。另外,ADC的线性也受DAC线性指标的限制。因此,分辨率高于12位的SAR ADC常常需要调理或校准,以改善其线性指标。这主要是受元件固有的匹配度所限。虽然这在某种程度上取决于处理工艺和设计,但在实际的DAC设计中,元件的匹配度将线性指标限制在12位左右。许多SAR ADC采用具有固有采样/保持功能的电容式DAC。电容式DAC根据电荷再分配的原理产生模拟输出电压,由于这种类型的DAC在SAR ADC中很常用,所以,应讨论—下它们的工作原理。

    电容式DAC包括一列由N个按照二进制加权排列的电容和一个“空LSB”电容组成的阵列。图3是一个16位电容式DAC与比较器相连接的范例。采样阶段,阵列的公共端(所有电容连接的公共点)接地,所有自由端连接到输人信号(模拟输入或VIN)。

    采样后,公共端与地断开,自由端与VIN断开,在电容阵列上有效地获得了与输入电压成比例的电荷量。然后,将所有电容的自由端接地,驱动公共端至一个负压-VIN

    作为二进制搜索算法的第一步,MSB电容的自由端与地断开并连接到VREF,驱动公共端电压向正端移动1/2 VREF。例如,如果VIN等于3/4 VREF,将MSB电容连接到VREF、其余电容接地时,

相关IC型号

热门点击

 

推荐技术资料

按钮与灯的互动实例
    现在赶快去看看这个目录卞有什么。FGA15N120AN... [详细]
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!