一、实验目的

   ①了解寄存器74LS373／74LS273的逻辑功能及应用。

   ②了解寄存器741。S194的逻辑功能及应用。

   ③了解寄存器74LS164的逻辑功能及应用。    。

   二、实验原理

   数码寄存器74LS373／74LS273

   MSI时序功能件中另一个重要器件是寄存器。“并行输入／并行输出”寄存器中的押位数码是以并行方式进出的，SI2308BDS-T1-GE3因而需有礼根数据输入线和咒根数据输出线。通常可用”个D触发器接行个三态门构成咒位“并人／并出”寄存器，D触发器的时钟端作为寄存命令，上升沿到寄存，而用三态门的控制端作为取数命令。以此原理设计的74LS373是8位3态寄存器（也叫锁存器），其引脚如图3. 42所示。各引脚含义如下：D，～D。为数码输入；Q，～Q。为数码输出；G为时钟输入端，当上升沿有效时，将D，～D。的状态锁入内部；OE为输出允许端，当此端为低电平时，输入数码反映到输出端，当OE有效信号过后，Q。～Qr恢复为高阻状态，如果OE=O为2态输出。与之兼容的器件有74LS374。

   74LS273是2态输出的寄存器，除引脚“1”为清零端（低电平有效）外，其余引脚和74LS373 -样。使用74LS273（74LS373同样）可以控制多个电路，如图3.43所示。利用74LS273的锁存作用，可以实现工作繁忙的单片机或FPGA/CPLD器件对若干电路同时控制。