叶云燕

    本文旨在探讨使用8051控制器时，重点介绍如何降低功率消耗与改进架构的高性能8051微控制器设计。并对如何降低功耗途径与技巧的外围功能的集成化、时钟源合适的选用、待机模式的采用以及节省电能的软件技术等作进一步讨论。

    便携式产品的功能和性能日新月异，消费者对产品性能的要求越来越高，需要更强大的运算能力来支持。另外一方面，他们还希望产品具有更低的功耗。这些要求之间彼此制约，矛盾的中心是微控制器，因为它通常是便携式装置中功耗大户之一。

    尽管已经出现了很多低功耗处理器，但它们性能通常有限，DALLas公司系列高速微控制器在性能和功耗之间取得了一个很好的折衷。它们采用了8051架构——世界上最流行的控制器之一。简单易用和丰富的I／0资源使这种微控制器深受设计者的喜爱，井被广泛地接受。它的流行势头已延伸到了便携式领域，在很多应用中都有其用武之地。

    时钟频率

    任何微控制器设计中，决定功率消耗的一个首要因素就是系统时钟频率。互补金属氧化物半导体(CMOS)工艺的器件功耗直接正比于时钟频率。因此，从省电的角度考虑，将处理器运行于尽可能低的频率比较有利。

    图1表示一个普通的8051微控制器的典型功率曲线，一个已被所有便携系统设计者所熟知的关系。一般来讲，电流随频率的变化曲线呈现为线性，具有一定的DC偏移，这个静态电流由片内的静态电路所消耗，例如比较器、运算放大器等。其数值一般很小(

    由于任何功率的设计都受到系统最低频率与运行速度可能慢的限制。为此，最低功耗设计应考虑到包括系统性能与中断响应延迟等很多因素。不管采用什么标准，最终目标是相同的，即使器件的工作频率尽可能地接近应用需求。

    高速内核

    要降低基于8051系统的功率消耗，最直接的办法就是改善微控制器的效率。8051最初的设计采用了一个12时钟周期与每机器周期两次取指的架构。然而，高速微控制器采用的是每机器周期4个，甚至1个时钟的内核。它们具有更高的运算效率，执行一条指令只需很少的时钟周期，具有更快的运行速度和更高的时钟频率·

    尽管高速核的优势通常考虑的是其处理能力，它们在降低功耗方面也有很重要的意义。当处理器的运行指令经过优化以后，执行同一任务所需的时间很短。很多便携式产品工作在猝发模式，其特点是只有很短的活动时间，例如记录环境数据或扫描一个条码。而在随后的很长时间内都处于非活动状态。减少处理器的活动时间就可以相应地降低功耗效率，带来的另外一个好处，获得相同的性能所需的时钟频率可以降得更低。如果一个经过重新设计的内核采用4个时钟机器周期而非12个时钟机器。这就意味着完成同样的工作，只需更低的晶振频率。由于功耗直接正比于晶振频率，这样不必牺牲性能就可降低功耗。

    图2显示三种微控制器以同样的速度完成同一任务时的功耗情况。其中两种是标准80C3x的衍生产品，工作于每机器周期12个外部时钟方式，另外一种是DS80C320微控制器，工作于4时钟机器周期。测出各个器件的消耗电流，然后进行对比，初步估计DS80C320具有250%(2.5倍)的速度提升。正如图2中所显示那样，每周期时钟数减少后的处理器核工作于同样的吞吐率时，消耗电流显著降低，高速运行时尤其显著。

    集成化

    将外围功能集成于芯片内部是节省电能的方法之一。在向芯片外部驱动一个信号时，信号源器件必须提供一定的开关功率，以便驱动外部负载和补偿DC损耗。开关功率(PSW)是数字信号过渡过程中消耗的功率。开关功率可根据下面公式估算：

    其中c是接收门输入电容和连线电容的总和，T是时钟信号周期。一个CMOS门的典型输入电容为l0pF。尽管很难精确计算出系统的开关功率。但有一点是显然的，每个额外的外部负载或引脚都会给微控制器造成额外的功耗。基于微控制器的系统通常会有一定的外围器