你可以使用一个并不昂贵的数字测试仪来测量高达数百兆赫兹的频率。
　　当需要测量一个高速时钟信号频率的时候，你也许会寻找一个昂贵的机架固定式盒状装置来完成这一任务。但如果不是针对非常高的频率，你可以尝试使用廉价的数字测试仪的数字采样能力，配合上一些DSP函数库来完成同样的目标。本文就教你怎样做到这一点。

　　被曲解的奈奎斯特(Nyquist)理论

　　现有的采样理论使绝大多数人相信，你的采样频率必须至少达到你希望测量的最高频率的两倍以上，这意味着如果你想要捕获一个160MHz的时钟，你的采样频率必须超过320MHz。但是，这并不是Nyquist理论的真实含义。你仅仅在需要避免信号走样的情况下才需要遵循这个规则。

　　如果你使用一个33.333MHz的采样器来采样一个160MHz的时钟信号——例如Nextest Maverick公司的数字采样设备（digital capture instrument，DCI）——这个时钟信号就会走样——这意味着这个信号看起来就像另外一个更低频率的信号。如果你不希望出现走样，这是一个严重的问题；但是反过来，你也可以从走样中获得好处。

　　一个走样的160MHz时钟会表现得像一个6.666MHz的信号（160MHz比33.333MHz的5倍，即166.666MHz小6.666MHz）。图1a表示了在采样频率fS为33.3333333MHz的时候，频域内产生的不同波段。在图1a的最右边，是从133MHz（4x33MHz）到166MHz（5x33MHz）的波段。一个DCI设备不允许你实际观察到这些波段内的信号，但是它们确实存在，证据就是那些跌入Nyquist波段范围的走样频率，这些频率在图中使用黄色标记，波段范围从直流信号到16.666MHz（fS/2）。

　　因为166MHz仅仅比166.666MHz低6.666MHz，它的走样频率也将会跨越不同的波段范围（这些你也不能直接观察到），图中使用虚红箭头表示。最后，一个你可以观察到的走样频率——6.666MHz将会出现在Nyquist波段内。这个6.666MHz的走样频率来自于波段的上半部分，大约在位于采样频率4.5倍的地方，就像被镜子反射一样的折回来。这个信号的相位也被反转了，虽然对于本文的目标来说这并不重要。

　　现在你可以在Nyquist波段内看见6.666MHz的信号了，这意味着你捕获了160MHz的信号吗？并不准确。如果你在Nyquist波段内看见了6.666MHz的信号，它可能表示160MHz的信号，也可以表示任何其他在图1a上列出的频率（26.6、39.9、60、73.3、93.3、106.6、126.6或139.9 MHz）。要想证明Nyquist波段内6.666MHz的信号是由于采样166MHz信号产生的，我们必须使用一个不同的采样频率再次进行采样。

　　怎样区分走样频率？

　　如果你是用不同于一开始的 33.333MHz的采样频率再次对160MHz时钟的信号进行采样，走样频率将会出现在不同的地方。如果你发现这个新的走样频率也表示你可能捕获了160MHz的信号，你就很有把握推断说两次采样中都是采样了160MHz的信号，而将其他频率的可能性排除。新的采样频率和原始频率不要相关，否则他们具有的共模因子会削弱160MHz下的信号意义。例如，如果你使用25MHz（每个周期40ns）的采样频率来采样160MHz的信号，就很难发现真实的结果（图1b）。

　　使用25MHz采样意味着160MHz比150MHz（25MHz的6倍）高出10MHz，所以它的Nyquist波段内走样频率应该出现在10MHz。因为33.333MHz（一个周期30ns）和25MHz（一个周期40ns）有一个共模因子1/（10ns），也就是100MHz，他们以产生同样的走样频率告终。

　　比较图1a和图1b，你就可以发现问题。请注意60MHz同时出现在两个走样频率的列表上（数字标注在上部）。这意味着如果你在采样频率为33MHz的时候观察到6.666 MHz的信号，在使用25MHz的采样频率的时候观察到10MHz的信号，被采样的原始频率可能是160MHz，也可能是60MHz。现在，如果你能确定自己不可能运行在60MHz下，问题就已经解决了。但是当你设备的时钟出现错误的时候，你要怎么向客户解释那些没进行的测试呢？

　　让我们使用正交频率

　　为了第二次的采样可以明确原始信号的频率，你需要一个和第一次采样频率毫不相关的采样频率，这就是说这两个频率之间不能包含任何的共模因子。达到这一目标的一个方法是使用锁相环（PLL）来偏移系统的时钟，这样你就可以获得和标准的系统时钟周期分辨率不同的信号频率。

　　对于Nextest Maverick的产品，你可以使用APG PLL来达到这一目标。你必须选择一个尽可能不和33.333MHz包含共模因子的频率。对这个例子来说，我们选择一个看起来相当晦涩的77MHz（每个周期12.987013ns）的系统时钟速度，来产生一个38.961039ns的周期（3倍于系统时钟周期）。这就产生了一个25.666666MHz的采样频率。不幸的是，你不能动态地随时调整PLL，你不得不进行一次采样，然后复位所有的时序电路，才能进行下一次采样，但是因为采样时间都相当短（对于1K的分辨率来说大约是1ms），这样并不会增加许多的测试时间。

　　在使用这一采样