1 前言

　　市场对于芯片级封装 (CSP) 的需求正在迅速增长，CSP封装是指封装器件的尺寸最多比芯片本身的尺寸大20％。晶圆级CSP是最普遍的芯片级封装形式之一，其焊料凸起或焊球直接沉积在硅晶的电阻接点上。

　　然后，焊料凸起或焊球经过回流焊处理形成坚固的机电接口，可在自动化表面贴装装配线上用于组件贴装。经过回流焊处理的晶圆级凸起能够将倒装的裸片粘结在基底上。这种封装可省去传统上使用的金粘结引线，而这种引线的作用是将裸片和单独的引线框连接起来。

　　市场现有数种在晶圆表面生成预成型焊球的方法，而晶圆级CSP和其它倒装芯片技术的研发者面临的挑战之一，就是将该封装优势应用于成本经济的大批量生产工艺中。对于倒装芯片和单系统封装 (SiP) 等高级封装，在FR4环氧基底上置放焊球是更为必要的工艺。SiP为定制 IC 的系统级芯片(SoC) 制造提供了颇具吸引力的选择，它已显现出更大的灵活性，系统设计人员可以将多个功能区块布置在单独的芯片上。

　　利用 SiP 技术，可使用不同的工艺制造系统级芯片。比如，标准的CMOS工艺可以与砷化镓 (GaAs) 或者锗化硅 (SiGe) 等更加特殊的工艺相结合，使器件的RF 性能达到最优。使用 SiP 技术，多个芯片可以封装在一个基底上，从而实现高集成度、低总体组件数及低互连密度。SiP 可使用晶圆级凸起将裸片附着在基底上，基底级凸起可与电路板互连。

　　要实现倒装芯片工艺，需要找到在晶圆和基底上进行高效、大批量焊料凸起加工的解决方案。对于尺寸范围较大的凸起 (0.3-0.9mm)，焊球置放可能是一种有效的方法。

　　焊料凸起生产的挑战在于快速转换、更高的生产量和第一次通过合格率，尤其是当凸起间距更精密时。用户也在几个层次上寻求更低的成本：初期设备投资、长期使用成本及工具。为了满足这些需求，供应商需要提供灵活的操作平台，比如可处理不同输入格式的器件，还能够沉积助焊剂、焊膏或焊料。

　　2 晶圆凸起方法

　　在晶圆表面生成焊料凸起的方法有许多种，先讨论电镀技术。在该工艺中，光刻胶喷溅到凸起下部金属化晶圆上，并被固化；涂上光刻胶的晶圆经过掩模、曝光和显影，显现出凸起生成的位置，然后再进行剧烈烘烤；随后，晶圆被装入晶圆盒并自动传送，经过预处理、湿式化学电镀、后处理和烘干工序；最后，进行光刻胶剥离、金属刻蚀和回流焊处理。

　　对于晶圆凸起工艺，利用网板印刷平台进行批量压印是一种经济上颇具吸引力的方法，因为这种方法的设备投资低得多。印制头只需几秒钟的时间，即可将焊膏涂敷到整个网板上，可同时对几十万个焊垫进行凸起加工，因此，该工艺在产量方面具有明显优势。

　　采用这种方法，需要使用针对每项应用定制的特别设计指南。此外，还需要专门的设备、材料和工艺指令，以建立稳固的高良率晶圆凸起印刷和回流焊工艺。

　　在压印工序，可使用过印策略 (over-printing strategy) 来获得80至150微米的凸起高度，而凸起间距为150至500微米。这项技术要求在制作电铸网板时严格执行设计规则。另外，也需要密切关注粘结焊垫的设计，留出足够的接触面积，以便在给定的间距条件下达到足够的焊点强度。

　　芯片的焊垫尺寸直接影响焊料的用量。要获得相同的经回流焊处理的凸起高度，较小焊垫所需的焊膏量比较大焊垫的少。然而，如果焊垫尺寸太小，较小的粘结区域就不足以承受相对较多的焊料。这样，凸起及焊点强度可能受到重大影响，而好处只是间隙距离略微增加。

　　焊料凸起的尺寸也和芯片焊垫的可湿润粘结区的形状有关。该形状不一定由焊垫的几何形状决定，而主要由焊垫上的钝化窗决定。

　　现列举一个典型的示例，焊膏通过大小为6 x 19 mil、3 mil深的网板穿孔沉积在晶圆上。在回流焊过程中，焊膏回流到焊垫上，形成高5 mil、直径为6 mil的球状体。一般来说，这项工艺适用于凸起间距最小为200微米的全阵列结构裸片，以及凸起间距最小为150微米的外围阵列结构设计（图1）。
                    

     许多可行的工艺技术是这样的，对印刷平台进行配置以满足半导体生产环境的需要。配置包括自动晶圆运送系统，以及适用于洁净室的自动无纸清洁系统。全封闭的印制头可使焊膏保持最佳的状态，还可将焊膏处理、网板表面曝光及焊膏损耗减至最低限度。这些系统在使用专门而昂贵的低α焊膏进行超精密间距凸起加工时非常重要。
　　3 柱形凸起工艺

　　焊球粘结设备可使用标准或者平滑的柱形凸起工艺，用于倒装芯片的焊球操作。这两种都是串行工艺，即每次形成一个焊球，用于晶圆级凸起或者单裸片凸起的加工。