摘要：在Si／SiGe／Si HBT与Si工艺兼容的研究基础上，对射频Si／SiGe／Si HBT的射频特性和制备工艺进行了研究，分析了与器件结构有关的关键参数寄生电容和寄生电阻与Si／SiGe／Si HBT的特征频率fT和最高振荡频率fmax的关系，成功地制备了fT为2．5 GHz、fmax为2．3 GHz的射频Si／SiGe／Si HBT，为具有更好的射频性能的Si／SiGe／Si HBT的研究建立了基础。

　　关键词：Si／SiGe／Si HBT；特征频率fT；最高振荡频率fmax

　　Si／SiGe／Si HBT（heterojunction bipolartransistor）是在Si基上以Si作发射区和集电区，以SiGe作基区的异质结双极型晶体管［1，2］，由于器件的特征频率fT和最高振荡频率fmax决定了其适用的频率段，因此研究器件的关键结构参数与Si／SiGe／Si HBT的fT和fmax的关系有着重要的意义。具有良好的射频性能的Si／SiGe／Si HBT作为一种诱人的新型器件必将引起广泛的注目，并在移动通讯中有着很大的发展前途。本文在对Si／SiGe／Si HBT及其Si兼容工艺的研究基础上［3］，对射频Si／SiGe／Si HBT的fT和fmax进行了研究，并对射频Si／SiGe／Si HBT进行了工艺制备，为具备更好的射频性能的Si／SiGe／Si HBT的研究打下了良好的基础。

　　1　射频Si／SiGe／Si HBT的关键结构参数与Si／SiGe／Si HBT的fT和fmax的关系　　

　　射频Si／SiGe／Si HBT的纵向结构为台面结构如图1所示，这样的台面结构具有表面电流小，无侧壁寄生电容以及工艺简单的特点。在图中给出了寄生电阻和寄生电容的分布情况，图中LE和SE分别为发射区的长度和宽度，wE、wB和wC分别为发射区、基区和集电区的厚度，SB为基区接触电阻的宽度，SEB为该电极与发射区的横向间距，wSUB为从衬底引出的集电区接触电极与外基区的横向间距，RE为准中性发射区的体电阻，re为正向工作时发射结的动态电阻，RCS为准中性集电区体电阻和衬低体电阻之和，RB1为准中性内基区的体电阻，RB2为准中性外基区的体电阻，CTe为发射结势垒电容，集电结势垒电容分为两部分，采用分布式电容表示，其中CTc1为集电区与内基区形成的势垒电容，CTc2为集电区与外基区形成的势垒电容。
                
      n型Si发射区的掺杂浓度为5×1017cm－3，wE为150 nm，p型SiGe基区的掺杂浓度为3×1019cm－3，wB为180 nm，n型Si集电区的掺杂浓度为1×1017cm－3，wC为400 nm。n型衬底的掺杂浓度为1×1020cm－3，wSUB为300μm，为了避免基区杂质的外扩散所导致的寄生势垒，在基区———发射区之间和基区———集电区之间各引入了一本征SiGe层，厚度分别为50 nm和100 nm。SiGe中Ge的组份x为0．18。横向结构参数LE、SE、SEB、SB和SSUB分别为35μm、35μm、15μm、30μm和35μm。
　　器件少子总的少子渡越时间τec由本征少子渡越时间τint和非本征少子渡越时间τext两部分组成，而本征少子渡越时间τint可表示为  
    其中τe为发射区少子渡越时间，τb为基区少子渡越时间，τd为少子通过集电结空间电荷区的渡越时间；非本征少子渡越时间τext可表示为
        
    这样一来，在对集电结势垒电容采用分布式电容表示后，特征频率fT可表示为
                    
    2　Si／SiGe／Si HBT实验制备工艺

　　整个工艺流程主要分十三个步骤，四块掩膜版，具体如下，

　　（1）　准备4片〈100〉晶向的Si片，直径为3 in，厚度为300μm，n型重掺杂，掺杂浓度为1×1020cm－3，将其清洗后烘干，作为衬底。

　　（2）　采用固态源MBE技术，在衬底上一次性接连生长五层结构，从下往上依次为：
     n-si集电区，掺锑，杂质浓度为1×1017cm－3，厚度wC为400 nm；

　　本征SiGe层，厚度分别为100 nm；
              
     本征SiGe层，厚度分别为50 nm；

　　n－Si发射区，掺锑，杂质浓度为5×1017cm－3，厚度wE为150 nm。

　　在中间三层SiGe材料中，平均Ge的组份x为0．18，发射区、基区和集电区均采用即位式掺杂，如图2（a）所示。

　　（3）　采用APCVD技术在发射区表面生长一层