随着集成电路制造业的飞速发展，传统的设计方法越来越受到严峻的挑战。每年设计技术的进步大约滞后制造技术20%。在器件的特征线宽进入深亚微米以后，这个矛盾显得越发的突出。主要表现在系统的集成度越来越高，使得单个芯片的复杂度成倍提高，随之而来的是设计周期无限期增加，时序的收敛问题更加棘手。从而使得IC(集成电路)的设计不能满足制造的需要。为了弥和这两者之间的鸿沟，一系列崭新的设计方法被提了出来。本文将试图就未来几年中IC设计方法学及其工具的发展中的某些热点问题作一些探讨。

一、 IP的引入令传统的自顶向下设计方法受到挑战。

      传统的ASIC(专用集成电路)设计方法的核心在于以客户调试好的大量的标准单元(cell)和硬宏为基础进行大规模集成电路的设计，但是随着工艺水平的不断进步，器件的特征尺寸和工艺参数都发生了变化，虽然从理论上来说，可以更新工艺库，但是将数以百万计的单元移植到新的工艺尺寸上带来的工作量无疑是巨大的。这样做的直接后果就是极大的延长了开发时间,并加大了开发成本。为了提高系统的设计效率，缩短设计周期，最简捷也是必须的方法就是要能够充分利用以前的设计成果。因此以所谓的IP(知识产权)核技术为依托的自底向上的设计方法重新受到欢迎。但是，由于不同的制造工厂使用不同的工艺技术,因此工艺技术的不兼容性已经成为这种设计方法发展的最大障碍。所值得庆幸的是，越来越多的公司和厂家已经意识到了这个问题，一些工业联盟已经开始着手开发可以兼容多种工艺的技术。如果这种技术能够取得成功，那么对那些IC的开发者而言无疑是一个最大的福音，它必将极大的简化设计者的工作。

      另一种有发展潜力的设计方法是使用即插即用的软IP组件,即IP的可重用性问题。软IP组件使设计者无须对子模块做任何的改动，只须通过重新配置可复用的对象，就可以快速的完成对新工艺的升级。对于软IP而言，这项技术发展的最大阻力来自于IP子系统和标准总线系统之间的接口问题，以及在SOC(片上系统)芯片设计中软硬件的划分问题。如果能提供一个标准的接口，并解决好最优化软硬件分割，那么以软IP为代表的自底向上的设计方法将对IC设计的发展起到不可估量的推动作用。
二、 C/C++语言被越来越多的引入到IC系统级设计中。

      随着系统集成度的提高以及终极用户需求的多样化，现有的系统设计方法已经不能很好的满足设计的需求。一般说来，系统级的设计分为两部分：一是表达思想的自然语言，另一是将功能转换为可行的架构组件。一个系统级的设计语言应该能完成顾及硬件和软件的所有方面。然而今天的软件语言并不能理解硬件的构造，而HDL语言也不能与软件很好的协同工作，因此需要这两方面能够靠得足够的近。而C语言可以较好的平衡软件和硬件两个方面的设计需求。同时由于C/C++语言支持面向对象的设计方法，相对于传统的编码方式，面向对象有着不可比拟的生产率方面的优势。但是，C语言也有其弱势的地方。系统级设计需要复用很多的组件，还要包括测试基准，由于C语言不是专门为硬件开发而设计的，因此一些硬件的要求还不适合用C语言来表达。对于硬件设计而言,C语言也没有能够提供一个硬件设计的库。这也需要业界继续为之努力，提供一个可以扩充的C语言的子集。

     我们有理由相信,随着IC设计业的发展,一种能够兼容硬件和软件的、方便使用的、新的描述方法将会崭露头角。

三、 物理设计转向COT设计方法。

     在传统的ASIC设计中，设计人员要做的只是设计系统的结构，进行前端的模拟仿真并且向制造工厂提供网表。而COT设计方法，即用户拥有加工工具的设计方法,要求设计者承担物理设计的全部内容。虽然对于COT设计方法的具体实现上，设计公司仍然有分歧，但是大家一致认为，和硅片供应商(SIC)负责处理物理设计和封装的传统观念不同，在COT设计模式中，设计者必须要作到将GDSII(一种集成电路版图描述格式文件)文件提供给制造工厂，也就是说物理设计也将由设计者完成。

      COT不仅仅只是意味着在芯片的内部增加了布局和布线工作，而且COT的设计者还需要负责封装、测试以及成品率管理。这样，COT设计模式将更加能够节省成本。COT的发展直接取决于设计工具自动化的程度，仅仅依靠目前现有的EDA工具很难完成从ASIC向COT的转变。因此COT设计模式的产生同时也给予EDA工具提供商一个挑战。具体地说，就是要: 不仅在系统划分、系统时钟分配、片上电源设计、时序改进和锁存器分配等等方面的算法必须要有所突破，而且在设计流程上，更高集成度的芯片设计将需要有更好的高层次工具为之提供辅助。也就是说COT不但是一种将逻辑设计和物理设计融合在一起的混合模式(其关键是要在逻辑设计