不论是采用分立元件系统还是高度集成的系统级芯片(SoC)，许多嵌入式消费电子系统都利用了现有系统(如PC或其它成熟的通用系统)的架构。这些嵌入式系统(或子系统)通常不存在对奢侈的灵活性扩展的需求，甚至也不需要PC类系统设计所要求的全部资源。

    在将某个系统参考设计修改成适用于特定的嵌入式系统或消费电子应用时，去除参考设计中不需要的模块或功能可以大量节省成本。但通过有创造性地对被推荐供电元件进行优化来减少过多的能力可以节省大量成本，而且不会降低任何性能或功能指标。

    双数据速率(DDR)存储器目前成为所有新型PC和笔记本电脑的标准配置，由此带来的结果是，其价格现在已经下降到同档次SDRAM之下。这使得机顶盒、个人录像机和显示器/电视等消费类产品的设计者已在使用DDR存储器设计新型系统。

    通常，消费产品所要求的存储器数量比计算机少得多，所以，2.5V的Vddq和1.25V的Vtt所需的电流要低得多。这使得单个DDR功率IC不仅可以为DDR存储器提供电流，而且也可以为内核SoC电压提供电流。California Micro Devices(CMD)公司就可提供此类IC，其中包括CM3121(实现完整单芯片DDR供电)、CM3132(为Vddq提供1A、为Vtt提供0.5A、为Vcore提供1.5A)等。所需要的唯一外部元件是输出电容。

　　折衷考虑开关和线性架构

    一个参考设计最初可能是支持采用昂贵的开关调节器供电的1,024MB、256位DDR存储器。但是，目标应用可能只需要焊接到PCB上的64MB、128位存储器。这或许会将对支持双列直插式存储器模块组(DIMM)插槽中多达16个DDR模块的需求降低到2或4个模块，系统设计者可以更严格地控制相应的供应商和指标规格。另外，在这种情况下，设计者可以通过优化供电电源架构显著降低成本。
                      
     不论采用哪种拓扑结构，同线性调节器相比，开关调节器通常需要更多的功率器件(是线性调节器的两倍)并需要电感等更昂贵、体积很大的元件和更大的旁路电容。这种复杂性和成本上的增加是为在负载较高时耗散更低所付出的代价。但在负载较低的情况下，将成本或空间降低50%或更多要比将耗散减少10%更为重要，此时，线性调节器是一种简单而精确的选择。

    在下面例子中，一种成本得到优化的参考设计可以大幅降低成本、缩小电路板空间并可带来其它好处。由于元件数量较少并可以把通过型(pass)场效应晶体管(FET)直接放在负载附近，布线进一步得到简化。(对于开关调节器来说，等同的“通过元件”需要两个FET和一个大电感。)

    当然，线性设计首要折衷因素是功率耗散。通过元件必须“烧掉”没有被负载耗散的所有能量。然而，在许多应用中，“高效率”开关调节器对给定负载来可能说尺寸过大，低耗散的优点可能很容易就被其它缺点抵消了。

    为了在线性调节器中将功率耗散减至最低并使效率达到最高，可通过为调节器输入端选择尽可能低的供电电压来尽量减小输出通过型晶体管的电压降。例如，在PC环境中，传统标准限制了可使用的主要电源轨(12V、5V和3.3V)。在其它应用中，主要电源轨可以按照需要进行更准确地定制，但成本保持不变。

    例如，如果一个嵌入式系统的系统逻辑部分只要求2.8V主电源轨，那么在这块板上任何地方都没有理由使用3.3V的电源轨。这增强了使用线性DDR-I调节器的应用前景，因为300mV压降((VIN=2.8V)-(VOUT=2.5V))功率耗散比800mV压降((VIN=3.3V)-(VOUT=2.5V))的耗散小得多。如果可能，人们希望选择较低的中间电压，但必须把调节器的“压差”检测出来。“压差”指VIN和VOUT之间的最小电压差，在这个电压下，调节器依然可以有效地把输出控制在指标要求之内。)。

    低压差(LDO)调节器可以把压差降低到几百毫伏以下。依靠LDO的低压差特性，线性调节器的效率常常可以逼近甚至超过开关调节器的效率。

    将开关系统重新设计成线性LDO拓扑可以将元件数减少到只包含一个简单调节器、一个通过FET元件、一个输出负载电容，从而获得前述的各种好处。

　　高集成度电源架构优化方案

    为了实现更高度的集成，设计者可以像CMD公司所做的那样将整个线性DDR电源(包括通过FET和控制器逻辑)集成到单个Power-SOIC封装中。

    CMD公司的CM3121集成了两个低电压LDO调节器和一个源-汇(source-sink)线性调节器，以便为 DRAM 或存储器内核逻辑