捕获单元的操作由4个16位控制寄存器（capcona／b和capfifoa／b）控制。由于捕获单元的时钟由定时器提供，在使用时，相关的定时器控制寄存器ta-con（x＝1，2，3或4）也控制捕获单元的操作。捕获单元的结构如图所示”概括起来有以下特点：

　　●1个16位捕获控制寄存器（eva￣capcona，evb－capconb），可读写。

　　●1个16位捕获fifo状态寄存器（eva￣capfifoa，evb－capfifob）。

　　●可选择通用定时器1或2（eva）和通用定时器3或4（evb）作为时钟基准。

　　●6个16位2级深的fifo堆栈。

　　●6个施密特触发捕获输入引脚，cap1～cap6，一个输入引脚对应一个捕获单元。所有捕获单元的输入和内部cpu时钟同步。为了捕获输入的跳变，输入必须在当前的电平保持2个cpu时钟的上升沿，如果使用了限制电路，限制电路要求的脉冲宽度也必须满足。输入引脚cap1和cap2，在evb中是cap4和cap5．也能被用于正交编码脉冲电路的qep输入。

　　●用户可设定的跳变探测（上升沿、下降沿或上升下降沿）。

　　●6个可屏蔽的中断标志位，每个捕获单元1个。

　　图 捕获单元结构图

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）