文章作者：西安电子科技大学 微电子所  杨红伟，吴玉广

摘 要：介绍了双极晶体管实现数字逻辑的方法。双极晶体管实现的数字逻辑电路简单、输出电流大、驱动能力强、易于进行数模混合，可方便地应用于很多电路。

关键词：数字逻辑；数模混合；正反逻辑；双极晶体管

目前的数字市场上，用CMOS实现的逻辑电路占主导地位，然而双极晶体管实现的数字电路以其输出电流大、驱动能力强、易于进行数模混合等优势，在某些领域中仍有着不可替代的地位，如PWM中的数字部分，就是用双极晶体管实现的数字逻辑。

1 逻辑分析
在PWM中，为实现逻辑运算以及各种优先级别不同的保护，设计的电路框图如图1所示。

首先我们由电路框图来分析此数字部分的逻辑功能：

图1中A，B，C，D，E，CLK各信号，经与门、或门，最终成为RS触发器R端与S端的触发信号。作 为此数字逻辑最为重要的部分，RS触发器的功能用真值表描述如表1所示。

将A，B，C，D，E，CLK各信号看成事件，最后 一个三或门体现了6个事件的优先级，CLK，D信号优先级最高，E信号次之，A信号、B信号、C信号优先级最低。优先级的不同，决定了A，B，C，D，E诸信号不同的功用，优先级最高的CLK，D，E信号可作为使能端或故障保护端。

2 数字逻辑的实现
在集成电路设计中，在保证功能、性能的情况下，尽量用简化门实现所需的逻辑功能。在本电路中，或门用基准与管子射极耦合或2个管子直接进行射极耦合来实现；反相器仅用1个管（基极输入、集电极输出）；用二极管进行线与、线或；RS触发器由2对管子和1个或门组成，其中一对管子用来输出（Q1n＋1），另一对用来完成记忆功能。管极电路图如图2所示。

分析管级电路可知：R2，R3，T3，T4构成1个或门，signalC,signalB分别从T3，T4的基极输入。CLK 经过T5反向，并在R′和signalC，signalB相或；signalA通过T2，T1传输，B＋C通过R4和signalA相与，之后又与Q1n进行线或，得到S1；T10，T11，T12，R7构成或门，输出S2；T6与T7，T8与T9构成2个或门，或门的输入完全相同，S2与R′相与作为或门的一个输入，另一个输入为signalD；2个或门的输出，1个（Q1n）反馈到T11输入端，另一个（Q1n＋1）与CLK信号相或，作为T13，T14组成的或门的输入信号；OUT为最后的输出信号。
用逻辑表达式描述如下：

由以上的分析可知，门级电路与管级电路一致。
从上例中可以看到，数字电路并非基本逻辑门之间的简单连接。逻辑图中，信号A，B，C，D，CLK同时作为多个门的输入信号，但是在管级电路中，每经过1个或门，输出信号就融合所有的输入信号，所以对于同一信号，并不需要那么多输入端。另外，同一种基本逻辑门电路均可用2种逻辑符号表示他的逻辑功能。对于逻辑电路本身来说，这 2种逻辑符号是等效的，可以互换。
例如逻辑图中，在晶体管电路中,即运用了正反逻辑互换。
如上所述，在管级电路中，尽量使用或门，巧妙地运用正反逻辑，可使电路简化。

3 模拟验证
为了验证逻辑电路的设计是否正确，用ORCAD进行了模拟，图3即为模拟结果。

双极晶体管电路不同于MOS电路，其高低电平是相对的，加信号时一定要考虑信号电位，否则不能正常驱动三极管，造成逻辑失真。
逻辑要求：

S=AB+AC+D+E
    OUT＝Qn＋1＋CLK＋D
由图3的模拟结果可见，CLK信号，D信号或E信号为高，OUT信号必为高（OUT＝Qn＋1＋CLK＋D）；B信号为高（R＝0），AB或AC为高（S＝1），OUT为高（Qn＋1＝1）；若A信号、D信号、E信号均为低（S＝0），则OUT信号保持原来状态（Qn＋1＝Qn）。C信号与B信号的分析相同。
模拟波形图验证了RS触发器的功能及整个数字逻辑设计的正确性。

4 结 语
用双极晶体管来实现数字逻辑，首先要熟悉基本的逻辑电路，并灵活运用简化门、正反逻辑、线与、线或，从而使电路简化。此外，信号的电平对于驱动后续电路，实现正确逻辑功能也很重要，设计时需要仔细考虑。在集成电路中，还要根据电流的大小设计恒流源、双极晶体管发射极面积、合适的基准源；为了使电路速度大大提高，用SCT（肖特基箝位晶体管）代替一般双极晶体管，多用ECL门电路等。
由于双极晶体管实现的逻辑电路具有输出电流大、驱动能力强、易于实现数模混合等特点，其在某些领域中的地位不可替