输出禁止（Output Disable）操作
发布时间:2008/11/18 0:00:00 访问次数:571
由于ge有效，所以芯片本身处于使能状态，但是根据oe，输出缓冲器将处于禁止状态。因为只要稳定地址总线，使ce有效，就可以针对rom内部的存储器单元进行访问，所以在输出禁止模式下，首先进行内部操作，然后使oe有效，这样一旦进人数据读模式，就可以缩短表面上的存取时间。
采用下面这种连接方法的情况较多，即当rom连接在比读控制信号先确定的地址上时，地址的低位与rom连接，对高位进行解码生成ce信号，然后将读信号传人oe。在这种情况下的rom操作，实际上是由输出禁止模式向数据读模式的转移。
欢迎转载，信息来源维库电子市场网（www.dzsc.com）
由于ge有效，所以芯片本身处于使能状态，但是根据oe，输出缓冲器将处于禁止状态。因为只要稳定地址总线，使ce有效，就可以针对rom内部的存储器单元进行访问，所以在输出禁止模式下，首先进行内部操作，然后使oe有效，这样一旦进人数据读模式，就可以缩短表面上的存取时间。
采用下面这种连接方法的情况较多，即当rom连接在比读控制信号先确定的地址上时，地址的低位与rom连接，对高位进行解码生成ce信号，然后将读信号传人oe。在这种情况下的rom操作，实际上是由输出禁止模式向数据读模式的转移。
欢迎转载，信息来源维库电子市场网（www.dzsc.com）
相关技术资料- 6-12最新一代200万像素图像传感器GC20C3
- 6-12新一代FR306X系列芯片应用详解
- 6-12电感单片降压开关模式变换器
- 6-12KCM0A5S高性能Wi-SUN 模组
- 6-12128 通道多位电流输入模数转换器 (ADC)
- 6-12AI GPU 和 TPU的超高功率密度电源模块
- 6-11功率和射频器件22nm 22FDX FD-SOI工艺技术
- 6-11Rubin AI芯片R100市场应用分析
- 6-11UNCIA 3836 SATA SSD和DDR4 RDIMM工作原
- 6-11NAND闪存、DRAM内存及核心组件应用详解
- 6-11SAS 3.0双端口SSD UH6系列参数设计
- 6-11PCIe 5.0 ESSD UH812a/UH832a
- 相关IC型号
公网安备44030402000607
