不对称T形和π形衰减器阻抗匹配设计
发布时间:2008/11/10 0:00:00 访问次数:775
图1所示电路可以以最小衰减匹配不相等阻抗。为了在二相异阻性阻抗间获得固定衰减量，可以使用t形或者π形衰减器。图1和图2中单端和平衡电路的元件值用下列公式计算。注意，z1一定要比z2大。
不对称t衰减器首先计算：
这是使用正值电阻所能得到的最小电压衰减。
图1 不对称t形衰减器z1＞z2
图2 不对称灭形衰减器z1＞z2
欢迎转载,信息来自维库电子市场网（www.dzsc.com）
图1所示电路可以以最小衰减匹配不相等阻抗。为了在二相异阻性阻抗间获得固定衰减量，可以使用t形或者π形衰减器。图1和图2中单端和平衡电路的元件值用下列公式计算。注意，z1一定要比z2大。
不对称t衰减器首先计算：
这是使用正值电阻所能得到的最小电压衰减。
图1 不对称t形衰减器z1＞z2
图2 不对称灭形衰减器z1＞z2
欢迎转载,信息来自维库电子市场网（www.dzsc.com）
上一篇：寄存器溢出算法
上一篇：用于阻抗匹配的最小损耗电阻衰减器
相关技术资料- 6-18第三代100V双向导通芯片VGaN应用详解
- 6-18NFC技术原理全景概览与发展趋势
- 6-18高效、更节能4kW双向PFC方案特点优势
- 6-18 2mm x 2mm x 0.6mm 封装片上系统（SoC）
- 6-18高精度高带宽磁性角度传感器应用
- 6-18先进封装工艺散热设计MPS 电源模块
- 6-17全新 Mali-G1-Ultra MC12应用详情
- 6-172nm GAA 工艺 Exynos 2600 原型芯片
- 6-17A系列芯片和蜂窝网络调制解调器C1
- 6-17最新一代BPU Nash架构RDK S100
- 6-17 4 核心 Arm Cortex-R52+ MCU应用详解
- 6-17分层决策（大小脑模型）和端到端一体化VLA
- 相关IC型号
公网安备44030402000607
