位置:51电子网 » 技术资料 » 初学园地

逻辑元件

发布时间:2008/10/17 0:00:00 访问次数:696

  大多数工程师选择逻辑元件时重点考虑的是其功能、运行速度和内部逻辑门的传输延迟,很少把精力放在考虑逻辑元件的电磁效应上。但实际情况是,当元件的运行速度加快时,伴随着内部传输延迟下降,射频电流会增大,导致串扰和振铃现象的发生。

  图 元件封装产生的地环路

  当数字元件改变逻辑状态时,就会产生交变电流。在有限时间周期内,当输出晶体管开关动作时,元件的电压直接短路到地。这种短路时间通常是皮秒(ps)级,这种尖峰变化可以在频谱分析仪上看到。

  不同的逻辑元件具有不同的设计特点。这些特点随着cmos、ttl和ecl的不同而变化。这些特点包括输入电源能耗、速度/能量关系、封装形式、边沿变化率和电压漂移值。有些逻辑元件具有控制内部逻辑门的内部边沿变化的时钟偏移电路,以便保持精确的传输延迟。

  降低emi并提高信号质量的一个可行办法是尽可能选择最慢速度的逻辑元件,同时保持适当的时序容限,尽量使用上升时间卉大于5 ns的元件。在一般情况下,不要使用比电路实际需要或时序要求速度更快的元件。

  欢迎转载,信息来自维库电子市场网(www.dzsc.com)



  大多数工程师选择逻辑元件时重点考虑的是其功能、运行速度和内部逻辑门的传输延迟,很少把精力放在考虑逻辑元件的电磁效应上。但实际情况是,当元件的运行速度加快时,伴随着内部传输延迟下降,射频电流会增大,导致串扰和振铃现象的发生。

  图 元件封装产生的地环路

  当数字元件改变逻辑状态时,就会产生交变电流。在有限时间周期内,当输出晶体管开关动作时,元件的电压直接短路到地。这种短路时间通常是皮秒(ps)级,这种尖峰变化可以在频谱分析仪上看到。

  不同的逻辑元件具有不同的设计特点。这些特点随着cmos、ttl和ecl的不同而变化。这些特点包括输入电源能耗、速度/能量关系、封装形式、边沿变化率和电压漂移值。有些逻辑元件具有控制内部逻辑门的内部边沿变化的时钟偏移电路,以便保持精确的传输延迟。

  降低emi并提高信号质量的一个可行办法是尽可能选择最慢速度的逻辑元件,同时保持适当的时序容限,尽量使用上升时间卉大于5 ns的元件。在一般情况下,不要使用比电路实际需要或时序要求速度更快的元件。

  欢迎转载,信息来自维库电子市场网(www.dzsc.com)



相关IC型号

热门点击

 

推荐技术资料

FU-19推挽功放制作
    FU-19是国产大功率发射双四极功率电二管,EPL20... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!