建模指的是为元器件构造一种电气特征的描述模型。通过使用仿真工具对它进行分析并预测电压和电流波形。在现代高速pcb设计方法中，信号完整性模型的获取及验证是重点和难点之—。模型选取的好坏将直接影响信号完整性分析的结果。

　　在工程应用当中有多种可以用于pcb信号完整性分析的模型，其中最为常用的两种是spice和ibis。下面分别作一简要介绍。

　　“spice”

　　spice模型是对电路中实际的物理结构进行描述，由于其精确性和多功能性，已经成为电子电路模拟的标准语言。

　　spice模型由两部分组成：模型方程式和模型参数。前者可以把“spice”模型与仿真算法紧密地连接起来，从而获得更好的分析精度。

　　“ibis”

　　ibis（input／output buffer information specification，输入／输出缓冲器信息规范）模型是一种利用一系列表格化的电压－电流（v－i）和电压－时间（v－t）曲线来描述有源器件i／o单元和引脚特性，对i/o缓冲器进行快速准确建模的方法。有源器件的ibis模型的主要优点就是集成电路厂商提供器件的ibis模型，可以不泄露i艺技术的产权信息，因而得到了各大集成电路厂商的欢迎和支持。

　　ibis模型的分析精度主要取决于v-i和v-t表的数据容量和数据精度。由于基于ibis模型的pcb信号完整性分析采用查表计算，因而计算量较小。同等情况下，ibis模型是spice模型计算量的1／10～1／100。

　　无论是spice还是ibis，模型的质量都严重地影响了仿真的精度。因此，在实际工作中必须坚持使用最新的、精确的、已通过验证的模型。

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）