EDA的模块模型
发布时间:2008/10/13 0:00:00 访问次数:468
在vhdl的设计中，最常用的方法就是将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模块，层层分解，直至整个系统中各子系统关系合理，并便于逻辑电路级的设计和实现为止。将系统分解后，首先将各个小的模块作为一个单独的设计实体进行设计，再将各个相关的设计实体组成更高层次的设计实体进行设计，如此重复下去，直到最顶层的设计实体设计好为止，这就是模块建模的思想，如图所示。
如图 模块建模示决图
欢迎转载,信息来自维库电子市场网（www.dzsc.com）
在vhdl的设计中，最常用的方法就是将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模块，层层分解，直至整个系统中各子系统关系合理，并便于逻辑电路级的设计和实现为止。将系统分解后，首先将各个小的模块作为一个单独的设计实体进行设计，再将各个相关的设计实体组成更高层次的设计实体进行设计，如此重复下去，直到最顶层的设计实体设计好为止，这就是模块建模的思想，如图所示。
如图 模块建模示决图
欢迎转载,信息来自维库电子市场网（www.dzsc.com）
上一篇：EDA的进程模型
上一篇：EDA的参数可设置兆功能块实现法
相关技术资料- 5-24全球首台1000nits激光电视探索X1 Ultra详解
- 5-24 新品4MP 图像传感器 —SC4336H
- 5-24ToF传感器工作原理及应用知识介绍
- 5-24表面贴装技术(SMT)TLSM系列特点和优势
- 5-24全新 OPPO Find X9 系列参数
- 5-24首项预测性维护国际标准正式发布
- 5-23TLC（Triple Level Cell）4D NAND闪存应用
- 5-23视频生成模型Veo 3+ Flow应用参数设计
- 5-23扩散语言模型Gemini Diffusion解读
- 5-23氮化炮（GAN）智能功率模块（IPMS）探究
- 5-23集成照片传感器和被动过滤器系列详解
- 5-2318输出网络同步器与JESD204B/C产品详情
- 相关IC型号
公网安备44030402000607
