系统的有关仿真/SIPO的仿真
发布时间:2008/10/13 0:00:00 访问次数:375
（1）激励源：同步时钟及外部输入像素的灰度信息。
（2）期望结果：把串行数据转换为并行数据，而且输出的并行数据必须保持到第三个串行数据输入的时刻以前。
（3）仿真结果及分析：sipo的仿真结果如图1 所示。由图中可以看出，如我们将串行数据每三个划分为一段，qa、qb、qc恰好是这一段的并行输出，符合设计期望。
图1 sipo的仿真结果
欢迎转载，信息来源维库电子市场网（www.dzsc.com）
（1）激励源：同步时钟及外部输入像素的灰度信息。
（2）期望结果：把串行数据转换为并行数据，而且输出的并行数据必须保持到第三个串行数据输入的时刻以前。
（3）仿真结果及分析：sipo的仿真结果如图1 所示。由图中可以看出，如我们将串行数据每三个划分为一段，qa、qb、qc恰好是这一段的并行输出，符合设计期望。
图1 sipo的仿真结果
欢迎转载，信息来源维库电子市场网（www.dzsc.com）
上一篇：REFRESH的仿真
上一篇：系统的有关仿真/FIFO的仿真
相关技术资料- 7-15高分子混合铝电解电容器应用探究
- 7-15高效节能4kW双向PFC电源方案解读
- 7-15离散半导体元件（晶体管、二极管等）技术参数设计
- 7-15CommonGround Human AI核心技术简
- 7-15520线车规级数字化激光雷达应用前景
- 7-15MPronto-12 (M12 Push Pull 连接器R
- 7-14NeuPro NPUs+ SensPro DSP技术参数设计
- 7-14双通道ATA-2022H高压放大器
- 7-14旗舰大模型Grok 4、Grok 4 API发展趋势
- 7-14耦合仿真技术及高保真模型试验技术应用探究
- 7-14GPU、FPGA、ASIC。GPU、FPGA技术解释
- 7-14ASIC/FPGA/GPU芯片及边缘-云端
- 相关IC型号
公网安备44030402000607
