1．spartan-3an fpga中的flash存储器和隐藏比特流

　　spartan-3an器件带有可以用于存储配置数据的片上flash存储器，如果在设计中flash存储器没有与外部相连，则其无法从i/0引脚读取数据。由于∏ash存储器在fpga内部，因此配置过程中spartan-3an器件比特流处于隐藏状态。这一配置成为设计安全的起点，因为无法直接从flash存储器中复制设计。

　　2．配置安全

　　保护spartan-3器件不加载未知配置的最简单方法是硬连接模式引脚，只允许fash存储器自动配置和连接数据引脚。此外，任何人想要从bga或cs封装中直接接入引脚都极其困难，因为所有电路连接都在封装之下。如果引脚是硬连接，为了加载不同的配置则需要直接攻击pcb。

　　3．比特流发生器的安全级别

　　在设计的测试利调试阶段，设计者可以决定将内部配置访问端口(icap)或chipscope tm pro分析器核留在设计以来方便设计投产后可能进行的维护或随机检查。一些软件工具(如chipscope pro分析器)需要这些宏命令来读取内部逻辑的状态，虽然这为设计者带来了方便，但会留下安全漏洞。

　　比特流发生器基于名为“nod”的物理实现文件的内容创建配置．bit文件，．bit文件规定已编程fpga的行为。比特流发生器包括许多选项，其中一个选项是安全级别设置。比特流发生器有4个安全级别设置，第1个是默认值，其余3个选项则提供额外的安全保护。读回命令操作可以被完全禁用，或者仅限于有限访问。比特流发生器安全级别设置如表1所示。

　　表1 比特流发生器的安全级别设置

　　4． device dna安全

　　xilinx在spartan-3a／3an／3a dsp平台上提供了device dna安全，用于保护设计、ip和嵌入式代码等。device dna是一个51位id，每个spartan-3a／3an／3adsp fpga的devicedna都是独一无二的，这个id可以用于将设计与特定fpga关联起来。设计者的个性化算法也存储在fpga中，这是一种算法方程式，定义了如何获得独一无二的device dna并生成结果。利用设计者的个性化算法将这个d结合起来，然后将结果存储在设计者选择的外部存储器或内部flash存储器(仅限于spartan－3an fpga器件)中。该算法是机密的，因为只有设计者知道。

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）