DisplayPort 1.1a标准中的ESD和CDE保护要求
发布时间:2008/9/19 0:00:00 访问次数:788
基于displayport的系统必须保护所有可能外露的接口信号和电源引脚,使其能够满足或超过iec 61000-4-2等级4(±15kv空气放电, ±8kv接触放电)的eos规范要求而不受损坏,同时还要满足信号完整性方面的眼图指标要求。
displayport就像电视机上的hdmi一样是帮助pc显示高清视频内容的新型图形通信接口。如同hdmi那样,在displayport的设计中也存在着一样的防护问题,这些问题都源于接口信号的高速度、正常使用条件下静电和电缆放电事件等持续的威胁。
displayport标准是一个非压缩的、开放的数字通信接口,该接口通过强化内外部的互联,为pc制造商提供了降低成本的机会。在内部使用时,它是pc或监视器内部的一个接口。在外部使用时,它可以将pc连接到监视器、投影仪或者电视机上。当用作外部接口时,displayport插头常常受到直接来自用户的静电放电(esd)或由于热插拔电缆引起的电缆放电(cde)的影响。
为了确保正常的功能,基于displayport的系统必须保护所有可能的外露接口信号和电源引脚,使其能够满足或超过iec 61000-4-2等级4(±15kv空气放电,±8kv接触放电)的eos(电过应力)规范要求而不会损坏。
在绝大多数情况下,片上esd保护是不足以满足该eos要求的。要满足eos规范,需要再加片外的esd防护电路。而标准中支持2.7gbps和1.62gbps两种速率,这种高速链路使得防护措施变得更加复杂。在如此高的数据速率条件下,随着displayport一致性测试规范(cts)的发布,信号完整性和阻抗要求被业界给予了前所未有的关注。
esd/cde的前景展望
esd/cde事件增加,片上防护能力降低:随着工艺技术的不断发展,接口的esd防护变得日益困难。对更快处理速度和更高功能密度的强烈需求导致mos器件的最小尺寸还在不断缩小。2007年初,intel公司推出了其第一款采用45nm工艺的处理器原型。但随着ic芯片体积越来越小,密度越来越高,功能越来越复杂,它们也变得越来越容易遭受esd事件的破坏。
以前常采用片上esd分流结构来保护内部电路免受esd冲击而破坏。不过随着工艺尺寸的不断缩小,芯片面积越来越宝贵,为了保持芯片性能,这些保护电路只能逐渐地被牺牲掉了。
2007年8月,有关esd防护目标等级的行业机构提出了一个降低片上ic esd防护等级的新建议,将目前的2kv hbm(人体模型)/200v mm(机器模型)分别降低到1kv hbm/30v mm,以减轻业界设计高速和高性能ic并将其快速推向市场方面的压力。而系统esd防护等级仍需满足iec 61000-4-2提出的要求,即8kv的接触放电/ 15kv的空中放电。因此,虽然精心设计的片上esd结构仍然能够提供良好的二级保护,但能够符合标准的有效防护必须依赖鲁棒性的片外解决方案来实现。
片外保护之所以必要和重要的另外一个原因与保护器件的位置有很大的关系。通常,片上防护电路距离接口输入点太远。当esd产生的瞬态信号传播时,会耦合到相邻的导线上,包括数据线、时钟信号线以及电源线。更严重的是,它们的电压幅度会由于ldi/dt效应[vpk=vesd + l(di/dt)]而增加。
电缆放电
像displayport这类的i/o应用还会遭受另一种常见的esd,即电缆放电(cde)。这种现象通常在带电的电缆插入到插座中时产生,电位差将引起对电路的瞬间放电,从而导致ic的损坏。只是简单地将电缆从包装中取出来就会对电缆充电,更不用说顺着地毯拖动电缆了,这样会积累更多的电荷。目前还没有颁布cde标准,但为了从系统级和器件级解决这一问题,业界已经进行了大量的工作。目前的常见做法是按照iec标准来测试系统。
esd分级
器件级和系统级的应力模型对比:在讨论displayport设计的特殊需求之前,重要的是要了解各种esd分级之间的差别。esd有三种基本模型:人体模型(hbm),机器模型(mm)和充电器件模型(cdm)。hbm又被进一步分为系统级测试和器件级测试,分别由iec 61000-4-2和 mil-std-883所覆盖。这两个标准在esd一致性方面都得到了业界的广泛认可。但遗憾的是,在一些技术文献中时常会有对这两个标准的错误理解和错误引用。
器件级hbm主要用于确保在esd受控的制造环境中安全地制造ic。而系统级esd等级则对系统设计师更为有用,因为它们指出了器件需要提供的系统级保护指标。在器件级的esd鲁棒性和系统级的esd鲁棒性之间没有严格的关联。
一款能够满足2kv hbm的芯片并不意味着它能够保证系统在iec 61000-4-2标准规定的2kv放电条件下是安全的。图1是通用的esd人体模型。
图1:esd人体模型。
根据mil-std-883中的方法3015,在器件级,通过一个1.5kω电阻进行2kv的放电所导致的峰值电流大约为1.33a。但在系统级,iec61000-4-2则被划分为4个威胁等级,即2kv、4kv、 6kv和8kv。与2kv威胁等级对应的峰值电流为7.5a。实际上,目前绝大多数
基于displayport的系统必须保护所有可能外露的接口信号和电源引脚,使其能够满足或超过iec 61000-4-2等级4(±15kv空气放电, ±8kv接触放电)的eos规范要求而不受损坏,同时还要满足信号完整性方面的眼图指标要求。
displayport就像电视机上的hdmi一样是帮助pc显示高清视频内容的新型图形通信接口。如同hdmi那样,在displayport的设计中也存在着一样的防护问题,这些问题都源于接口信号的高速度、正常使用条件下静电和电缆放电事件等持续的威胁。
displayport标准是一个非压缩的、开放的数字通信接口,该接口通过强化内外部的互联,为pc制造商提供了降低成本的机会。在内部使用时,它是pc或监视器内部的一个接口。在外部使用时,它可以将pc连接到监视器、投影仪或者电视机上。当用作外部接口时,displayport插头常常受到直接来自用户的静电放电(esd)或由于热插拔电缆引起的电缆放电(cde)的影响。
为了确保正常的功能,基于displayport的系统必须保护所有可能的外露接口信号和电源引脚,使其能够满足或超过iec 61000-4-2等级4(±15kv空气放电,±8kv接触放电)的eos(电过应力)规范要求而不会损坏。
在绝大多数情况下,片上esd保护是不足以满足该eos要求的。要满足eos规范,需要再加片外的esd防护电路。而标准中支持2.7gbps和1.62gbps两种速率,这种高速链路使得防护措施变得更加复杂。在如此高的数据速率条件下,随着displayport一致性测试规范(cts)的发布,信号完整性和阻抗要求被业界给予了前所未有的关注。
esd/cde的前景展望
esd/cde事件增加,片上防护能力降低:随着工艺技术的不断发展,接口的esd防护变得日益困难。对更快处理速度和更高功能密度的强烈需求导致mos器件的最小尺寸还在不断缩小。2007年初,intel公司推出了其第一款采用45nm工艺的处理器原型。但随着ic芯片体积越来越小,密度越来越高,功能越来越复杂,它们也变得越来越容易遭受esd事件的破坏。
以前常采用片上esd分流结构来保护内部电路免受esd冲击而破坏。不过随着工艺尺寸的不断缩小,芯片面积越来越宝贵,为了保持芯片性能,这些保护电路只能逐渐地被牺牲掉了。
2007年8月,有关esd防护目标等级的行业机构提出了一个降低片上ic esd防护等级的新建议,将目前的2kv hbm(人体模型)/200v mm(机器模型)分别降低到1kv hbm/30v mm,以减轻业界设计高速和高性能ic并将其快速推向市场方面的压力。而系统esd防护等级仍需满足iec 61000-4-2提出的要求,即8kv的接触放电/ 15kv的空中放电。因此,虽然精心设计的片上esd结构仍然能够提供良好的二级保护,但能够符合标准的有效防护必须依赖鲁棒性的片外解决方案来实现。
片外保护之所以必要和重要的另外一个原因与保护器件的位置有很大的关系。通常,片上防护电路距离接口输入点太远。当esd产生的瞬态信号传播时,会耦合到相邻的导线上,包括数据线、时钟信号线以及电源线。更严重的是,它们的电压幅度会由于ldi/dt效应[vpk=vesd + l(di/dt)]而增加。
电缆放电
像displayport这类的i/o应用还会遭受另一种常见的esd,即电缆放电(cde)。这种现象通常在带电的电缆插入到插座中时产生,电位差将引起对电路的瞬间放电,从而导致ic的损坏。只是简单地将电缆从包装中取出来就会对电缆充电,更不用说顺着地毯拖动电缆了,这样会积累更多的电荷。目前还没有颁布cde标准,但为了从系统级和器件级解决这一问题,业界已经进行了大量的工作。目前的常见做法是按照iec标准来测试系统。
esd分级
器件级和系统级的应力模型对比:在讨论displayport设计的特殊需求之前,重要的是要了解各种esd分级之间的差别。esd有三种基本模型:人体模型(hbm),机器模型(mm)和充电器件模型(cdm)。hbm又被进一步分为系统级测试和器件级测试,分别由iec 61000-4-2和 mil-std-883所覆盖。这两个标准在esd一致性方面都得到了业界的广泛认可。但遗憾的是,在一些技术文献中时常会有对这两个标准的错误理解和错误引用。
器件级hbm主要用于确保在esd受控的制造环境中安全地制造ic。而系统级esd等级则对系统设计师更为有用,因为它们指出了器件需要提供的系统级保护指标。在器件级的esd鲁棒性和系统级的esd鲁棒性之间没有严格的关联。
一款能够满足2kv hbm的芯片并不意味着它能够保证系统在iec 61000-4-2标准规定的2kv放电条件下是安全的。图1是通用的esd人体模型。
图1:esd人体模型。
根据mil-std-883中的方法3015,在器件级,通过一个1.5kω电阻进行2kv的放电所导致的峰值电流大约为1.33a。但在系统级,iec61000-4-2则被划分为4个威胁等级,即2kv、4kv、 6kv和8kv。与2kv威胁等级对应的峰值电流为7.5a。实际上,目前绝大多数