延时路径的起点是芯片的输入和内部有效同步元件的输出，终点是芯片的输出和内部有效同步元件的输入。为了对路径进行高效率的约束，路径的起点和终点最好能够被分成不同组。在做时序约束时可以做4种分组，即预定义分组（keywords）、用tnm建立用户自定义分组、对当前己经存在的分组重新进行组合和通过模式匹配或网络（net）名分组。

　　时序约束中有一些利用下列关键字定义的时序组和端点。

　　（1）pads：所有的输入／输出pad。

　　（2）ffs：所有的触发器（flip－flop）。

　　（3）latches：所有的所存器（latche）。

　　（4）rams：所有的ram包括分布式（distributed）和块状（block）ram。

　　（5）brams＿porta：所有双口块状ram的端口a。

　　（6）brams＿portb：所有双口块状ram的端口b。

　　（7）mults：被寄存的乘法器。

　　（8）cpus：virtex－ii pro cpu。

　　（9）hsios：virtex－ ii pro gieabit transceiver。

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）