位置:51电子网 » 技术资料 » EDA/PLD

ISE 10.1提供其他Tcl命令

发布时间:2008/9/16 0:00:00 访问次数:1067

  除了上一节中介绍的tcl的脚本管理功能之外,通过ise 10.x工具的tcl shell还可以执行几乎所有的综合、布局布线、仿真,以及参数和设计环境设置等操作。以下介绍一些主要命令。

  1.工程管理类(project)
  该类命令的第1个关键字为“project”°

  (1)project new <proect_name>:创建一个新的工程。

  (2)project archive<archive name>:归档整理工程设置工程项目。

  (3)project clean:清除工程中所创建的设计文件和中间结果。

  (4)project close:关闭该工程。

  (5)project get <property_name>:获得工程中的某些信息,例如project get package表示了解工程所使用器件的封装形式。

  (6)project open<project_/filename>:打开一个工程文件。

  (7)project save_as <project_filename>:保护工程文件。

  (8)project set <property_name><property_value>:用来设置设计的参数和属性值。

  2.参数设置类
  所有的参数名称需要用引号来定义,需要通过set命令来调用。例如,project set“powarreducation”true。这些参数如下。

  (1)“optimization goal”{speed|area}:优化目标,可选择速度或面积优化策略。

  (2)“perform timing-driven packing and placement”{true|false}:时序驱动的布局设置。

  (3)“map effort level“{ standard medium|high}:映射的努力设置。

  (4)“use smartguide”{true|false}为对当前的设计工程激活或关闭smartguide优化策略。

  (5)“pack i/o registers/latches into iobs”{“for inputs and outputs”|“for inputs only”|
“for outputs only”|“off”}:是否将寄存器放入iob中。

  (6)“power reduction”{true|false}:是否选择功耗优化。

  (7)“place&route effort level(overall)”{ standt涮|medium|high}布局布线努力程度设置。

  (8)“generate post-place&route static timing report'’{true|false}:是否生成布局布线后的时序报告。

  (9)“generate post-place & route simulation model”{true false}是否生成布局布线后的仿真模型。

  (10)“combinatorial logic optimization”(true|false}:是否需要组合逻辑优化策略。

  (11)“global optimization”{true|false}:全局优化控制。

  (12)“retiming”{true false}时序再优化策略选择。

  (13)“register duplication”{true/ false}:是否选择寄存器复制。

  3.执行和实现命令(process)

  这些命令的第一个关键字为process。

  process run<process_goal>[-instance<instance_name>][-force rerun|rerun all]:例如process run“implement design”将完成从综合到时序分析。

   4.时序分析类命令(timing_analysls)

  该命令的第一个关键字为timing_analysis。

  (1) timing_analysis disable_constraints<analysis_name> <timing_constraint_specs>:禁止使用约束。

  (2)timing_analysis run<analysis_name>:运行时序分析程序。

  (3) timing_analysis set constraint<analysis_name><constraint type)(constraint_details>:约束设置。

  (4)timing_analysis_show_settings<analysis_name>:观察时序分析的参数设置。

   5.文件管理(xfile)

  用于删除及添加等操作。

  (1)xfile add<file name>[-copy][-lib_vhdl<library_name>]: 添加hdl源文件。

  (2)xfile get<file name>{name|timestamp lib_vhdl):获取文件的信息。

  (3 )xfile remove<file_name):从工程中移去一个源文件。

  欢迎转载,信息来自维库电子市场网(www.dzsc.com)

  除了上一节中介绍的tcl的脚本管理功能之外,通过ise 10.x工具的tcl shell还可以执行几乎所有的综合、布局布线、仿真,以及参数和设计环境设置等操作。以下介绍一些主要命令。

  1.工程管理类(project)
  该类命令的第1个关键字为“project”°

  (1)project new <proect_name>:创建一个新的工程。

  (2)project archive<archive name>:归档整理工程设置工程项目。

  (3)project clean:清除工程中所创建的设计文件和中间结果。

  (4)project close:关闭该工程。

  (5)project get <property_name>:获得工程中的某些信息,例如project get package表示了解工程所使用器件的封装形式。

  (6)project open<project_/filename>:打开一个工程文件。

  (7)project save_as <project_filename>:保护工程文件。

  (8)project set <property_name><property_value>:用来设置设计的参数和属性值。

  2.参数设置类
  所有的参数名称需要用引号来定义,需要通过set命令来调用。例如,project set“powarreducation”true。这些参数如下。

  (1)“optimization goal”{speed|area}:优化目标,可选择速度或面积优化策略。

  (2)“perform timing-driven packing and placement”{true|false}:时序驱动的布局设置。

  (3)“map effort level“{ standard medium|high}:映射的努力设置。

  (4)“use smartguide”{true|false}为对当前的设计工程激活或关闭smartguide优化策略。

  (5)“pack i/o registers/latches into iobs”{“for inputs and outputs”|“for inputs only”|
“for outputs only”|“off”}:是否将寄存器放入iob中。

  (6)“power reduction”{true|false}:是否选择功耗优化。

  (7)“place&route effort level(overall)”{ standt涮|medium|high}布局布线努力程度设置。

  (8)“generate post-place&route static timing report'’{true|false}:是否生成布局布线后的时序报告。

  (9)“generate post-place & route simulation model”{true false}是否生成布局布线后的仿真模型。

  (10)“combinatorial logic optimization”(true|false}:是否需要组合逻辑优化策略。

  (11)“global optimization”{true|false}:全局优化控制。

  (12)“retiming”{true false}时序再优化策略选择。

  (13)“register duplication”{true/ false}:是否选择寄存器复制。

  3.执行和实现命令(process)

  这些命令的第一个关键字为process。

  process run<process_goal>[-instance<instance_name>][-force rerun|rerun all]:例如process run“implement design”将完成从综合到时序分析。

   4.时序分析类命令(timing_analysls)

  该命令的第一个关键字为timing_analysis。

  (1) timing_analysis disable_constraints<analysis_name> <timing_constraint_specs>:禁止使用约束。

  (2)timing_analysis run<analysis_name>:运行时序分析程序。

  (3) timing_analysis set constraint<analysis_name><constraint type)(constraint_details>:约束设置。

  (4)timing_analysis_show_settings<analysis_name>:观察时序分析的参数设置。

   5.文件管理(xfile)

  用于删除及添加等操作。

  (1)xfile add<file name>[-copy][-lib_vhdl<library_name>]: 添加hdl源文件。

  (2)xfile get<file name>{name|timestamp lib_vhdl):获取文件的信息。

  (3 )xfile remove<file_name):从工程中移去一个源文件。

  欢迎转载,信息来自维库电子市场网(www.dzsc.com)

相关IC型号

热门点击

 

推荐技术资料

声道前级设计特点
    与通常的Hi-Fi前级不同,EP9307-CRZ这台分... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!