如果查看一下典型通信系统的结构，可以看出很多元件都需要相互进行通信。为满足数据通道中各种元件的不同需求，因而出现了各种不同的接口标准。要了解各种接口的优缺点，就需要查看元件本身及每个元件所发生的通信类型。这里将从光电接口开始，然后逐一介绍内部元件，直至交换架构（ｓｗｉｔｃｈ　ｆａｂｒｉｃ）。

　　ａ．与串并行转换器相连的光电器件

　　在高速光纤通信系统中，传输的数据流需要进行格式转换，即在光纤传输时的串行格式及在电子处理时的并行格式之间转换。串化器－解串器　（一般被称作串并行转换器）　就是用来实现这种转换的。串并行转换器与光电传感器间的接口通常为高速串行数据流，利用一种编码方案实现不同信令，这样可从数据恢复嵌入的时钟。视乎所支持的通信标准，该串行流可在１．２５ｇｂ／ｓ　（千兆以太网）、２．４８８ｇｂ／ｓ　（ｏｃ－４８　／　ｓｔｍ－１６）、９．９５３ｇｂ／ｓ　（ｏｃ－１９２　／　ｓｔｍ－６４）　或１０．３ｇｂ／ｓ　（１０千兆以太网）条件下传输。

　　ｂ．串并行转换器至成帧器接口

　　在ｓｏｎｅｔ　／　ｓｄｈ的世界中，光纤中的数据传输往往采用帧的形式。每帧包括附加信息（用于同步、误差监视、保护切换等）和有效载荷数据。传输设备必须在输出数据中加入帧的附加信息，接收设备则必须从帧中提取有效载荷数据，并用帧的附加信息进行系统管理。这些操作都会在成帧器中完成。

　　由于成帧器需要实现某些复杂的数字逻辑，因而决定了串并行转换器与成帧器间所用的接口技术，采用标准ｃｍｏｓ工艺制造的高集成度ｉｃ。目前的ｃｍｏｓ工艺不能支持１０ｇｂ／ｓ串行数据流（尽管很多人认为未来的ｃｍｏｓ工艺可以实现此项功能），因此串并行转换器与成帧器间需要并行接口。目前最流行的选择是由光网络互联论坛　（ｏｐｔｉｃａｌ　ｉｎｔｅｒｎｅｔｗｏｒｋｉｎｇ　ｆｏｒｕｍ）　开发的ｓｆｉ－４，该接口使用两个速度达６２２ｍｂ／ｓ的１６位并行数据流（每个方向一个）。ｓｆｉ－４与目前很多新兴接口一样，使用源同步时钟，即时钟信号与数据信号共同由传输器件传输。源同步时钟可显著降低时钟信号与数据信号间的偏移，但它不能完全消除不匹配ｐｃｂ线路长度引起的偏移效应。１６个数据信号和时钟信号均使用ｉｅｅｅ－１５９３．６标准ｌｖｄｓ信令。该接口仅需在串并行转换器与成帧器间来回传输数据，距离较短，因此无需具备复杂的流控制或误差检测功能。

　　以太网中也存在类似接口。在１０千兆以太网ｐｈｙ的物理编码子层（ｐｃｓ）与物理介质连接（ｐｍａ）层之间，ｉｅｅｅ－８０２．３ａｅ规范提供了一种被称作ｘｓｂｉ的接口。这种＂１０千兆１６位接口＂在每个方向都具有１６位并行数据流及源同步时钟。数据和时钟均使用ｉｅｅｅ－１５９３．６标准ｌｖｄｓ信令。数据通道使用６４ｂ／６６ｂ编码方案，其时钟频率为６４４ｍｈｚ。

　　该１０千兆以太网规范使用串行接口连接ｍａｃ（介质访问控制）层和ｐｈｙ（物理）层。这个被称作ｘａｕｉ的接口，也被称为＂１０千兆连接单元接口＂，这是一种使用四通道的串行接口，每个通道传输２．５ｇｂ／ｓ有效载荷数据，８ｂ／１０ｂ编码使每个通道的比特率高达３．１２５ｇｂ／ｓ。该接口一般用于连接　ｍａｃ和包含ｐｈｙ及光器件的独立模块。根据几家制造商的多源协议开发的ｘｅｎｐａｋ光模块使用ｘａｕｉ接口。后文还将提到ｘａｕｉ也用于系统背板。

　　ｃ．成帧器与网络处理器及其它元件间的接口

　　成帧器与网络处理间传输的数据可代表很多不同的数据流。ｓｏｎｅｔ／ｓｄｈ帧中包含的附加数据表明数据有效载荷中每个数据流的位置，该信息需要在成帧器与网络处理器及相关器件间传输，如分类引擎和流量管理器。此外，网络处理器和相关器件还实现各种复杂的任务，如数据包传向交换芯片的时序安排，管理数据包内容以确保没有非法数据进入网络，以及测量带宽以便特定应用或用户享有优先权。由于这些任务很复杂，因此需要在成帧器与网络处理器间实施流控制方案。

　　成帧器、网络处理器与相关器件间通常使用的接口包括ｕｔｏｐｉａ接口、ｐｏｓ－ｐｈｙ接口、ｓｐｉ接口和ｆｌｅｘｂｕｓ接口。每个接口的后缀为　＂ｌｅｖｅｌ　ｘ＂，其级别表明标称数据速率。ｌｅｖｅｌ　２即指每个方向的数据速率为６２２ｍｂ／ｓ，ｌｅｖｅｌ　３为２．４８８ｇｂ／ｓ，ｌｅｖｅｌ　４为９．９５３ｇｂ／ｓ，ｌｅｖｅｌ　５为３９．８ｇｂ／ｓ。因此ｐｏｓ－ｐｈｙ　ｌｅｖｅｌ　４的标称带宽为９．９５３ｇｂ／ｓ。ｕｔｏｐｉａ接口是为包含固定长度ａｔｍ单元的数据流而设计的。ｕｔｏｐｉａ的规范由ａｔｍ论坛颁布。

　　ｐｏｓ－ｐｈｙ接口　（ｓｏｎｅｔ物理层上的包）　由ｐｍｃ－ｓｉｅｒｒａ和ｓａｔｕｒｎ开发，很多特性与ｕｔｏｐｉａ接口相同，有一项改进功能值