位置:51电子网 » 技术资料 » 接口电路

基于PCI总线的印品质量检测系统设计

发布时间:2008/9/1 0:00:00 访问次数:430

  1 概述

  印品质量检测系统是一种基于视觉在线的检测系统,通过摄像机在线扫描印品图像,然后送至内存通过图像处理软件处理, 结果与标准数据比较,找出两者之间的差异并分析产生误差原因,进而重新设计参数。实际中,通常需要对大面积印品进行高精度的检测,而单个摄像头只适于摄取小范围的图像,为了保证精度、同步测量、协作状态检测,本文使用了多个ccd摄像头同步获取不同位置信息,利用cpld的逻辑控制功能配合pci总线以dma方式同步传输数据供上层的应用软件对采集到的数据进行实时处理。从而很好地满足尺寸、精度和实时性的要求。

  2 系统硬件结构与工作原理


  系统框图如图1所示,该图像采集系统由四路ccd相机、pci图像采集卡和计算机组成。其中,四路高速ccd摄相机同步获取大面积被检测印纸图像信息;pci多路采集卡由pci接口芯片、配置eeprom、cpld逻辑控制芯片、高速缓存(fifo)、视频解码芯片等构成,主要实现ccd图像的采集、缓存和传输;pc机完成采集工作的控制、图像数据的传输控制、图像处理、存储及在显示器上显示的功能。

  其工作原理如下: pc机应用程序通过pci总线向cpld控制逻辑电路发出“采集开始”命令,cpld控制逻辑收到开始采集指令后通过虚拟i2c总线控制方式来控制四路视频解码器开始解码,解码后同步输出的高速图像数据及同步信号到fifo数据输入端缓存,当存储空间将要满时,向pci总线控制器发出中断请求信号,pci总线控制器将中断信号转发到pci图像采集卡,pc机响应此中断信号,通过pci总线控制器读取fifo中的数据,直至读取fifo空为止,数据经由pci总线,以dma方式将图像数据快速送入计算机的内存缓冲区,由应用程序根据需要提供对其进行数据图像处理,及在屏幕上显示处理后的结果。

  系统由硬件部分和软件部分构成。硬件部分设计主要指四路ccd摄像机图像采集卡的电路设计、cpld的逻辑控制功能设计;软件部分设计包括底层的设备驱动程序设计和上层的应用程序设计,其功能是控制硬件电路实现对四路ccd图像数据的采集、图像处理、存储和显示。3 系统各功能模块介绍

  3.1 ccd选型

  ccd器件采用加拿大dalsa公司的il-e2线阵2048像素的tdiccd,它以3500行/s速度对印品逐行扫描。四路ccd相机通道同步采样,采样信号数据块大小默认为:2048*4*150=1.17mb。这里150为扫描行数(根据五号字体计算得出),行数程序可调,即扫描块面积可调。扫描这样一幅图像所需要的时间为 150/3500=42.85ms。

  3.2 pci接口设计

  pci接口是外部总线与pci总线的通信接口,完成pci总线与外部总线间的通信,pci总线协议复杂,接口电路实现比较困难。目前实现pci接口的方案一般分为两种:一种是全部用可编程逻辑器件完成;另一种是用pci接口芯片与逻辑电路配合实现。相对而言,后者设计简单,开发周期短,兼容性好。本系统采用amcc公司专用的pci接口芯片amccs5933,其复杂的pci接口规范完全由s5933实现,只需将其pci接口信号与pci总线相连,不需要额外的驱动电路,从而加快了设计进程。

  采集卡利用s5933通过dma实现采集数据的实时传输。s5933支持3个物理总线接口, pci总线、add-on总线及一个可选的非易失性存储器总线接口,其中pci接口完全符合pci总线规范,它的引脚和pci总线信号一一对应,用户可以根据自己的需要选择其中部分管脚和总线相连。用户真正所需要做的就是设计s5933与add-on总线接口相连接的逻辑电路和配置空间的初始化,而不用去考虑pci总线规范上面众多的协议。

  3. 3 视频解码器

  采用philps公司提供的可编程数字图像视频解码芯片saa7110对视频图像信号进行采集, 它应用i2c总线的配置方式。内部包括6通道的模拟输入,能实现视频源的选择、模数变换、自动嵌位、自动增益控制、抗混叠滤波、多制式(pal、paln、palm、ntscm、ntsc-japan、ntsc4.43和secam ) 解码、放大或缩小数字图像以及亮度、饱和度和对比度的控制等。为视频采集系统的设计与实现提供了极大的方便。

  3.4 高速缓存(fifo)

  高速缓存fifo,在ccd输出信号和s5933之间作为数据缓冲,防止数据的丢失。采用idt公司的双端口异步fifo idt7207作为外接fifo,其容量为32k×9bit(其中8bit是数据,1bit是做奇偶校验)。该fifo具有很高的存取速度(12ns);标准的满标志位( ff)、空标志位( ef),可禁止数据继续写入或读出。同时,还有可编程快满标志(paf)以及可编程快空标志(pae)。3.5 cpld逻辑控制电路设计

  采用altera公司的max7000a系列的复杂可编程逻辑器件(cpld)epm7128a芯片实现数据传输通道的逻辑控制,完成对四路ccd摄像机控制、fifo控制以及s5933的控制。利用quartusii6.0软件进行设计、调试、和仿真,实现各种复杂的组合逻辑和时序逻辑,大大提高了控制电路的集

  1 概述

  印品质量检测系统是一种基于视觉在线的检测系统,通过摄像机在线扫描印品图像,然后送至内存通过图像处理软件处理, 结果与标准数据比较,找出两者之间的差异并分析产生误差原因,进而重新设计参数。实际中,通常需要对大面积印品进行高精度的检测,而单个摄像头只适于摄取小范围的图像,为了保证精度、同步测量、协作状态检测,本文使用了多个ccd摄像头同步获取不同位置信息,利用cpld的逻辑控制功能配合pci总线以dma方式同步传输数据供上层的应用软件对采集到的数据进行实时处理。从而很好地满足尺寸、精度和实时性的要求。

  2 系统硬件结构与工作原理


  系统框图如图1所示,该图像采集系统由四路ccd相机、pci图像采集卡和计算机组成。其中,四路高速ccd摄相机同步获取大面积被检测印纸图像信息;pci多路采集卡由pci接口芯片、配置eeprom、cpld逻辑控制芯片、高速缓存(fifo)、视频解码芯片等构成,主要实现ccd图像的采集、缓存和传输;pc机完成采集工作的控制、图像数据的传输控制、图像处理、存储及在显示器上显示的功能。

  其工作原理如下: pc机应用程序通过pci总线向cpld控制逻辑电路发出“采集开始”命令,cpld控制逻辑收到开始采集指令后通过虚拟i2c总线控制方式来控制四路视频解码器开始解码,解码后同步输出的高速图像数据及同步信号到fifo数据输入端缓存,当存储空间将要满时,向pci总线控制器发出中断请求信号,pci总线控制器将中断信号转发到pci图像采集卡,pc机响应此中断信号,通过pci总线控制器读取fifo中的数据,直至读取fifo空为止,数据经由pci总线,以dma方式将图像数据快速送入计算机的内存缓冲区,由应用程序根据需要提供对其进行数据图像处理,及在屏幕上显示处理后的结果。

  系统由硬件部分和软件部分构成。硬件部分设计主要指四路ccd摄像机图像采集卡的电路设计、cpld的逻辑控制功能设计;软件部分设计包括底层的设备驱动程序设计和上层的应用程序设计,其功能是控制硬件电路实现对四路ccd图像数据的采集、图像处理、存储和显示。3 系统各功能模块介绍

  3.1 ccd选型

  ccd器件采用加拿大dalsa公司的il-e2线阵2048像素的tdiccd,它以3500行/s速度对印品逐行扫描。四路ccd相机通道同步采样,采样信号数据块大小默认为:2048*4*150=1.17mb。这里150为扫描行数(根据五号字体计算得出),行数程序可调,即扫描块面积可调。扫描这样一幅图像所需要的时间为 150/3500=42.85ms。

  3.2 pci接口设计

  pci接口是外部总线与pci总线的通信接口,完成pci总线与外部总线间的通信,pci总线协议复杂,接口电路实现比较困难。目前实现pci接口的方案一般分为两种:一种是全部用可编程逻辑器件完成;另一种是用pci接口芯片与逻辑电路配合实现。相对而言,后者设计简单,开发周期短,兼容性好。本系统采用amcc公司专用的pci接口芯片amccs5933,其复杂的pci接口规范完全由s5933实现,只需将其pci接口信号与pci总线相连,不需要额外的驱动电路,从而加快了设计进程。

  采集卡利用s5933通过dma实现采集数据的实时传输。s5933支持3个物理总线接口, pci总线、add-on总线及一个可选的非易失性存储器总线接口,其中pci接口完全符合pci总线规范,它的引脚和pci总线信号一一对应,用户可以根据自己的需要选择其中部分管脚和总线相连。用户真正所需要做的就是设计s5933与add-on总线接口相连接的逻辑电路和配置空间的初始化,而不用去考虑pci总线规范上面众多的协议。

  3. 3 视频解码器

  采用philps公司提供的可编程数字图像视频解码芯片saa7110对视频图像信号进行采集, 它应用i2c总线的配置方式。内部包括6通道的模拟输入,能实现视频源的选择、模数变换、自动嵌位、自动增益控制、抗混叠滤波、多制式(pal、paln、palm、ntscm、ntsc-japan、ntsc4.43和secam ) 解码、放大或缩小数字图像以及亮度、饱和度和对比度的控制等。为视频采集系统的设计与实现提供了极大的方便。

  3.4 高速缓存(fifo)

  高速缓存fifo,在ccd输出信号和s5933之间作为数据缓冲,防止数据的丢失。采用idt公司的双端口异步fifo idt7207作为外接fifo,其容量为32k×9bit(其中8bit是数据,1bit是做奇偶校验)。该fifo具有很高的存取速度(12ns);标准的满标志位( ff)、空标志位( ef),可禁止数据继续写入或读出。同时,还有可编程快满标志(paf)以及可编程快空标志(pae)。3.5 cpld逻辑控制电路设计

  采用altera公司的max7000a系列的复杂可编程逻辑器件(cpld)epm7128a芯片实现数据传输通道的逻辑控制,完成对四路ccd摄像机控制、fifo控制以及s5933的控制。利用quartusii6.0软件进行设计、调试、和仿真,实现各种复杂的组合逻辑和时序逻辑,大大提高了控制电路的集

相关IC型号

热门点击

 

推荐技术资料

耳机放大器
    为了在听音乐时不影响家人,我萌生了做一台耳机放大器的想... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!