位置：51电子网 » 技术资料 » 其它综合

SystemVerilog语言简介(四)

发布时间:2008/6/5 0:00:00 访问次数:244

23. 动态过程

verilog通过使用fork-jion提供了一种静态的并发过程。每一个分支都是一个分离的、并行的过程。fork-jion中任何语句的执行必须在组内的每一个过程完成后才会执行。例如：

initial begin

fork

send_packet_task (1, 255, 0);

send_packet_task (7, 128, 5);

23. 动态过程

verilog通过使用fork-jion提供了一种静态的并发过程。每一个分支都是一个分离的、并行的过程。fork-jion中任何语句的执行必须在组内的每一个过程完成后才会执行。例如：

initial begin

fork

send_packet_task (1, 255, 0);

send_packet_task (7, 128, 5);

-->
相关技术资料
6-21全新紧凑型解决方案QPQ3550应用探究
6-21功率半导体用树脂模塑结构NTC热敏电阻
6-21​新一代量子芯片Quantum Loon应用详解
6-21​AT-MEMORY AI处理技术参数设计
6-21​ARM和RISC-V处理器工作原理
6-21​memryx MX3芯片优势与特点
6-20隔离式半桥栅极驱动器​​MPQ18831
6-204-20mA输入模数转换器参数应用设计
6-20​单芯片AI集群定时解决方案简述
6-20​超低功耗3 轴微机电系统 (MEMS) 加速度计产品详情
6-20​240×410微米​标准硅CMOS芯片
6-20​NE555定时器运动探测器应用详解
相关IC型号

热门点击

 

推荐技术资料

罗盘误差及补偿
    造成罗盘误差的主要因素有传感器误差、其他磁材料干扰等。... [详细]
版权所有:51dzw.COM
深圳服务热线：13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功！