SBD在TTL中起到的嵌位作用
发布时间:2008/6/5 0:00:00 访问次数:489
肖特基势垒二极管(sbd)具有可用于改善集成电路三个特点,即正向压降低、开关时间短和反向击穿电压高。
由于ttl集成电路在提高电路速度时存在矛盾,即要想减少电路导通延迟时间,可以通过加大输出管的基极驱动电流来实现,这势必使输出管在电路导通态的饱和深度增加,输出管的基区和集电区的超量存储电荷增加,在电路截止是加大了截止延迟时间;肖特基势垒二极管与可能饱和的晶体管集电结正向并接,由于sbd正向压降低的特点,是晶体管的饱和深度不能太深,从而有效的提高了电路速度。
由于ttl集成电路在提高电路速度时存在矛盾,即要想减少电路导通延迟时间,可以通过加大输出管的基极驱动电流来实现,这势必使输出管在电路导通态的饱和深度增加,输出管的基区和集电区的超量存储电荷增加,在电路截止是加大了截止延迟时间;肖特基势垒二极管与可能饱和的晶体管集电结正向并接,由于sbd正向压降低的特点,是晶体管的饱和深度不能太深,从而有效的提高了电路速度。
肖特基势垒二极管(sbd)具有可用于改善集成电路三个特点,即正向压降低、开关时间短和反向击穿电压高。
由于ttl集成电路在提高电路速度时存在矛盾,即要想减少电路导通延迟时间,可以通过加大输出管的基极驱动电流来实现,这势必使输出管在电路导通态的饱和深度增加,输出管的基区和集电区的超量存储电荷增加,在电路截止是加大了截止延迟时间;肖特基势垒二极管与可能饱和的晶体管集电结正向并接,由于sbd正向压降低的特点,是晶体管的饱和深度不能太深,从而有效的提高了电路速度。
由于ttl集成电路在提高电路速度时存在矛盾,即要想减少电路导通延迟时间,可以通过加大输出管的基极驱动电流来实现,这势必使输出管在电路导通态的饱和深度增加,输出管的基区和集电区的超量存储电荷增加,在电路截止是加大了截止延迟时间;肖特基势垒二极管与可能饱和的晶体管集电结正向并接,由于sbd正向压降低的特点,是晶体管的饱和深度不能太深,从而有效的提高了电路速度。
上一篇:IC设计业面对严峻形势
上一篇:场区寄生MOSFET