位置：51电子网 » 技术资料 » 其它综合

HDL其他相关软件

发布时间:2008/6/5 0:00:00 访问次数:367

mentor公司出品，vhdl/verilog完整开发系统，可以完成除了布线以外所有的工作，包括三套软件：hdl designer series（输入及项目管理），leonardo.spectrum（综合）和modelsim（仿真）下载试用版
debussy
vhdl/verilog专用调试和代码优化软件，多用于复杂设计的调试，如cpu设计 www.novas.com debussy学习资料（5.27m)
visual ip
可以为ip core供源代码保护和用户仿真模型
x-hdl
可实现vhdl和verilog语言的相互自动转化
prime time
静态时序分析软件，synopsys公司出品，多用于asic设计，也可以用于fpga/pld设计
system generator
ise与与mathlab的接口，利用ip核在mathlab中快速完成数字信号处理的仿真和最终fpga实现
dsp builder
quartusii与mathlab的接口，利用ip核在mathlab中快速完成数字信号处理的仿真和最终fpga实现
sopc builder
配合quartusii，可以完成niosii软cpu的开发工作niosii快速入门
amplify
synplicity公司出品，物理级综合工具

mentor公司出品，vhdl/verilog完整开发系统，可以完成除了布线以外所有的工作，包括三套软件：hdl designer series（输入及项目管理），leonardo.spectrum（综合）和modelsim（仿真）下载试用版
debussy
vhdl/verilog专用调试和代码优化软件，多用于复杂设计的调试，如cpu设计 www.novas.com debussy学习资料（5.27m)
visual ip
可以为ip core供源代码保护和用户仿真模型
x-hdl
可实现vhdl和verilog语言的相互自动转化
prime time
静态时序分析软件，synopsys公司出品，多用于asic设计，也可以用于fpga/pld设计
system generator
ise与与mathlab的接口，利用ip核在mathlab中快速完成数字信号处理的仿真和最终fpga实现
dsp builder
quartusii与mathlab的接口，利用ip核在mathlab中快速完成数字信号处理的仿真和最终fpga实现
sopc builder
配合quartusii，可以完成niosii软cpu的开发工作niosii快速入门
amplify
synplicity公司出品，物理级综合工具
相关技术资料
6-24​NE555定时器运动探测器工作原理
6-24​高速和精密DAC应用解决方案详解
6-24​安全嵌入式系统数字控制器应用前景探究
6-24​双测量空气流量传感器技术参数封装
6-24高速、低功耗3D芯片集成技术详解
6-24​开源GSM + GPS模块原理图和PCB设计
6-23​MOSFET驱动器和碳化硅（SiC）二极管工作原理
6-23​PWM-VID和PSI两种控制模式技术应用参数设计
6-23​高频高功率供电电源芯片应用前景研究
6-23​ 130A、非隔离式、双相降压处理器核心技术介绍
6-23Intelli-Module​双两相降压MPC22163-130
6-23​PCI Express（PCIe）7.0标准应用探究
相关IC型号

热门点击

 

推荐技术资料

罗盘误差及补偿
    造成罗盘误差的主要因素有传感器误差、其他磁材料干扰等。... [详细]
版权所有:51dzw.COM
深圳服务热线：13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功！